• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.260-266
• /
• 2013

DRAM 에서 folded bit line 대비 open bit line은 데이터 read나 write 동작시 노이즈(noise)에 취약하다. 6F2(F: Feature Size) 구조의 open bit line에서 DRAM 집적도 증가에 따라 코어(core) 회로부 동작 조건은 노이즈로부터 더욱 악화된다. 본 논문에서는 비트라인(bit line) 간 데이터 패턴의 상호 간섭 영향을 분석하여, 기존의 연구에서는 다루지 않았던 open bit line 방식에서 데이터 패턴 상호 간섭의 취약성을 실험적 방법으로 확인하였으며, 68nm Tech. 1Gb DDR2에서 Advan Test장비를 사용하여 실험하였다. 또한 open bit line 설계 방식에서 노이즈 영향이 DRAM 동작 파라미터(parameter) 특성 열화로 나타나는데, 이를 개선 할 수 있는 방법을 센스앰프 전원분리 실험으로 고찰하였다. 센스앰프 전원분리시 0.2ns(1.3%)~1.9ns(12.7%) 이상 개선될 수 있음을 68nm Tech. 1Gb DDR2 modeling으로 시뮬레이션 하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 추계학술대회 논문집
• /
• pp.3-5
• /
• 2000

1.8V,4Gb DDR SDRAM설계 및 제작을 수행하였다. DRAM동작 시 발생하는 Bit Line간 CouplingNoise를 보상하기 위한 Twisted Open Bit Line 구조를 제안하였다. Low Voltage Operation으로 인한 Bit Line Sense Amplifier 의 동작 저하를 보상하기 위한 BL S/A Pre-Sensing 방식 및 Reference Bit Line Voltage Calibration 구조를 제안하였다. Chip면적 증가로 인한 동작속도 감소의 보상을 위해 Repeater Driver 구조를 Core 및 Periphery Circuit에 적용하여 동작 대비 Chip 면적의 증가를 최소화 하도록 하였다.

• ETRI Journal
• /
• 제26권6호
• /
• pp.583-588
• /
• 2004

In this paper we investigate the effect of a shield metal line inserted between adjacent bit lines on the refresh time and noise margin in a planar DRAM cell. The DRAM cell consists of an access transistor, which is biased to 2.5V during operation, and an NMOS capacitor having the capacitance of 10fF per unit cell and a cell size of $3.63{\mu}m^2$. We designed a 1Mb DRAM with an open bit-line structure. It appears that the refresh time is increased from 4.5 ms to 12 ms when the shield metal line is inserted. Also, it appears that no failure occurs when $V_{cc}$ is increased from 2.2 V to 3 V during a bump up test, while it fails at 2.8 V without a shield metal line. Raphael simulation reveals that the coupling noise between adjacent bit lines is reduced to 1/24 when a shield metal line is inserted, while total capacitance per bit line is increased only by 10%.

• 한국통신학회논문지
• /
• 제27권7B호
• /
• pp.695-705
• /
• 2002

본 논문에서는 개방 지역 혹은 위성 채널과 같이 직진파 (Line-Of-Sight; LOS) 성분이 존재하는 라이시안 (Rician) 다중경로 페이딩 채널 하에서의 광대역 부호 분할 다원 접속 (Wideband Code Division Multiple Access; W-CDMA) 시스템에 적합한 단순한 형태의 개방루프 전송 다이버시티 기법을 제안한다. 제안된 기법은 송신기에서 어떠한 사전 처리 과정도 필요하지 않기 때문에 기존의 폐쇄루프 전송 다이버시티 기법인 TxAA (Transmit Adaptive Array)나 개방루프 시공간 전송 다이버시티 (space-Time Transmit Diversity; STTD)에 비하여 간단한 구조를 갖는다. 본 논문에서는 제안 기법의 수신단 출력 신호대잡음비 (Signal-to-Noise Ratio; SNR)에 대한 확률밀도함수 및 비트오율 (Bit Error Rate; BER)을 유도한다. 또한 전형적인 라이시안 페이딩 채널 환경에서 모의 실험을 통해 해석 결과의 타당성을 검증하고 기존의 전송 다이버시티 기법들과의 성능 비교 결과를 제시한다. 모의실험 결과, LOS 성분이 매우 작은 경우에는 기존의 개방루프 STTD 기법 보다 약간의 우위를 유지하는데 그치지만 LOS 성분이 커질수록 기존의 개방루프 STTD 기법보다 월등히 우수해지며 이상적인 폐쇄루프 TxAA 시스템의 이론적인 성능에 근접함을 알 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.839-842
• /
• 1998

The wide spread of multimedia system demands a large viewin gdesply device which can inform a message to many peoples in open area. This paper is about the design, simulating and testing of a large viewing LED pannel control ASIC(application specific integrated circuit). This LED pannel control ASIC runs on 16 bit microprocessor MC68EC000 and has following functions:16 line interlaced LED pannel controller, memory controller, 16 channel priority inerrupt controller, 2 channel direct memory access controller, 2 channel 12 bit clock and timer, 2 channel infrared remocon receiver, 2 channel RS-232C with 16byte FIFO, IBM PC/AT compatible keyboard interface, battery backuped real time clock, ISA bus controller, battery backuped 256 byte SRAM and watech dog timer. The 0.6micron CMOS sea of gate is used to design the ASIC in amount of about 39,000 gates.

• 한국정보처리학회논문지
• /
• 제6권5호
• /
• pp.1351-1361
• /
• 1999

The wide spread of multimedia system demands a large area viewing display device which can inform a message to many people in open area. This paper is about the design of a large area viewing LED panel control system. The control system runs on 16 bit microprocessor MC68EC000 and has following functions: 16 line clock and time, 2 channel priority interrupt, 2 channel direct memory access, 2 channel 12 bit clock and timer, 2 channel infrared remocon receiver, 2 channel RS-232C with 16 byte FIFO, IBM PC/AT compatible keyboard interface, ISA bus, battery backuped real time clock, battery backuped 256 byte SRAM and watch dog timer. The core circuits are implemented to ASIC, considering lower cost, higher reliability, higher performance, smaller dimension, and lower power consumption. This is verified by simulation and fabricated in 0.6 um CMOS SOG processes. The total gate count is 39,083 and the clock frequency is 48 MGz. The fabricated ASIC is mounted on test board.

• ETRI Journal
• /
• 제35권1호
• /
• pp.1-6
• /
• 2013

In this paper, we present an implemented serial 40-Gb/s receiver optical subassembly (ROSA) module by employing a proposed TO-CAN package and flexible printed circuit board (FPCB). The TO-CAN package employs an L-shaped metal support to provide a straight line signal path between the TO-CAN package and the FPCB. In addition, the FPCB incorporates a signal line with an open stub to alleviate signal distortion owing to an impedance mismatch generated from the soldering pad attached to the main circuit board. The receiver sensitivity of the ROSA module measures below -9 dBm for 40 Gb/s at an extinction ratio of 7 dB and a bit error rate of $10^{-12}$.

• 기술사
• /
• 제16권3호
• /
• pp.5-23
• /
• 1983

On the Seoul Metropolitan Subway Construction of No. 3, 4 Line, the total length is 57 Km and it is now undergoing almost 55％ progress. The working method is classified into Open Cut of 70% and the rest of 30% tunnelling method in the 48 job site. Above tunnelling method is execute by American Steel Support System and the rest of 10 job site carried out by New Austria Tunnelling Method. This paper describes Blasting Standardizations works on the above Tunnelling ' Open Cut Method under big slogan, first safety, second execution. As a superintendent, I strived standardization of works with Better powder, Better Drills ' Better Pattern. Geological structure of Seoul area is composed by Jurassic Granite and also the above rockgroup are over burden by Alluviums as a Unconformity. First of all, I carried out the standard amount of powder and burden through experimental standard blasting by each powder as following Blasting works in the subway construction is surrounding shop Building, under pass the city river and also under pass highest building basement floor. I made allowable Blasting Vibration Value by West-Germany Vornorm DIN 4150, Teil 3 and should measure each blasting works as fellows all of powder is used basically Low-Gravity and Low Velocity such as Slurry, Ammonium Nitrate ' Finex I, II. for Smooth Blasting Instead of Gelatin Dynamite. Electric Detonation Cap is used basically M/S Delay Cup instead of Electric delay ' Simultaneous cap. I applied following formula V=KW3/4 $D^{-2}$ V=Particle Velocity (Cm/sec) K=Ginh Huh's Value W=Delay Charge (Kg) D=Distance(m) In the Open Cut, within 1m distance from H-pile I made to use the Concrete breaker, as following V=7W/$^{0.5}$V/$^{-1.75}$ On the Concentrate Building area, I advise to use Light class drill ø36m Bit and advance 1.1m per round blasting the three boom jumbo drill over ø45mm used only suburb of city.e Light class drill ø36m Bit and advance 1.1m per round blasting the three boom jumbo drill over ø45mm used only suburb of city.

• 한국전자파학회논문지
• /
• 제13권7호
• /
• pp.657-666
• /
• 2002

본 논문에서는 전송 회로망의 주파수에 따른 산란 위상 특성의 기울기를 조정할 수 있는 새로운 광대역 위상천이기의 구조를 제안하였다. 새로운 기본 회로망은 중심 주파수에서 λ/2의 길이를 갖는 주 전송 선로와 주전송 선로의 양 끝단에 병렬로 연결된 λ/8의 길이를 갖는 개방 및 단자 스터브들로 구성되며, 원하는 위상 천이량에서 주파수 응답에 따른 최소 위상 오차 및 입출력 임피이던스 정합을 제공하도록 주 전송 선로와 두 개의 이중 병렬 스터브들의 특성 임피이던스들이 조정된다 특히, 제안된 구조는 90$^{\circ}$이상의 큰 위상 천이량을 갖는 광대역 위상 천이기 설계에 적합한 구조로서 옥타브 대역폭에서 동작된다. 새로운 광대역 위상 천이기 구조의 유용성을 검증하기 위하여 중심 주파수 3 GHz에서 동작하는 독립적인 45$^{\circ}$, 90$^{\circ}$, 180$^{\circ}$비트의 위상 천이기들과 각 위상 비트를 직렬로 연결한 3-비트 위상 천이기(45$^{\circ}$-phase step)를 설계 및 제작하고 실험하였다. 측정 결과들은 각 위상 비트에 대한 입출력 임피이던스 정합 및 위상 오차의 대역폭 내에서 시뮬레이션 결과들과 잘 일치함을 보여주었다.

• 인터넷정보학회논문지
• /
• 제5권3호
• /
• pp.87-98
• /
• 2004

일반 가입자들에게 초고속 인터넷 서비스를 제공하기 위해서 구성되는 가입자 망은ADSL, VDSL, DOCSIS 등 다양한 종류의 접속방식과 그에 따른 이기종(이기종)의 장비들로 이루어져 있다. 이러한 가입자 망은 전국적으로 분산되어 있으며, 분산된 가입자 망은 효과적이며 집중화된 형태로 관리하기 위해서는 다양한 형태의 접속방식을 지원하는 이기종 장비 및 단말들의 상위 개념으로서 추상적이며 논리적인 객체 관리모델이 필요하다. 본 논문은 통합된 계층적 망관리를 가능하게 하는 인터넷 가입자 망에 대한 모델링 구조론 RM-ODP흘 이용하여 제시하였다. 그리고 가입자 망의 예로서 UML을 이용한 객체지향 방법론을 채택하여 DOCSIS의 HFC 가입자망에 대한 관리 시스템을 설계하고 구현하였다.