• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.194-194
• /
• 2009

3C-SiC thin films are widely used in extreme environments, radio frequency (RF) environments, and bio-materials for micro/nano electronic mechanical systems (M/NEMS). The mechanical properties of 3C-SiC thin films need to be considered when designing M/NEMS, so Young's Modulus and the hardness need to be accurately measured. Young's Modulus and the hardness are influenced by N-doping. In this paper, we show that the mechanical properties of poly (polycrystalline) 3C-SiC thin films are influenced by the N-doping concentration. Furthermore, we measure the mechanical properties of 3C-SiC thin films for N-doping concentrations of 1%, 3%, and 5%, by using nanoindentation. For films deposited using a 1% N-doping concentration, Young's Modulus and the hardness were measured as 270 GPa and 30 GPa, respectively. When the surface roughness of the thin films was investigated by using atomic force microscopy (AFM), the roughness of the 5% N-doped 3C-SiC thin film was the lowest of all the films, at 15 nm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.11-20
• /
• 2008

The structure of 2-bit/cell flash memory device was characterized for sub-50 nm non-volatile memory (NVM) technology. The memory cell has spacer-type storage nodes on both sidewalls in a recessed channel region, and is erased (or programmed) by using band-to-band tunneling hot-hole injection (or channel hot-electron injection). It was shown that counter channel doping near the bottom of the recessed channel is very important and can improve the $V_{th}$ margin for 2-bit/cell operation by ${\sim}2.5$ times. By controlling doping profiles of the channel doping and the counter channel doping in the recessed channel region, we could obtain the $V_{th}$ margin more than ${\sim}1.5V$. For a bit-programmed cell, reasonable bit-erasing characteristics were shown with the bias and stress pulse time condition for 2-bit/cell operation. The length effect of the spacer-type storage node is also characterized. Device which has the charge storage length of 40 nm shown better ${\Delta}V_{th}$ and $V_{th}$ margin for 2-bit/cell than those of the device with the length of 84 nm at a fixed recess depth of 100 nm. It was shown that peak of trapped charge density was observed near ${\sim}10nm$ below the source/drain junction.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 2006년도 High Temperature Superconductivity Vol.XVI
• /
• pp.13-13
• /
• 2006

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2008년도 Asian Magnetics Conference
• /
• pp.79.2-79.2
• /
• 2008

• 한국전기전자재료학회논문지
• /
• 제27권9호
• /
• pp.571-575
• /
• 2014

We synthesized new materials of $Zn(HPB)_2$ and Ir-complexes as blue or red emitting material. We fabricated white Organic Light Emitting Diodes (OLED) by using $Zn(HPB)_2$ for the blue emitting layer, Ir-complexes for the red emitting layer and $Alq_3$ for the green emitting layer. We fabricated white OLED by using double emitting layers of $Zn(HPB)_2$:Ir-complexes and $Alq_3$. The doping rate of Ir-complexes was varied, such as 0.2%, 0.4%, 0.6%, and 0.8%, respectively. When the doping rate of $Zn(HPB)_2$:Ir-complexes was 0.6%, white emission was achieved. The Commission Internationale de l'Eclairage (CIE) coordinates of the white emission was (0.322, 0.312).

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.1-6
• /
• 2002

본 연구에서는 나노 스케일 SOI 소자의 최적 설계를 위하여 multi-gate 구조인 Double 게이트, Triple 게이트, Quadruple 게이트 및 새로이 제안한 Pi 게이트 SOI 소자의 단채널 현상을 시뮬레이션을 통하여 분석하였다. 불순물 농도, 채널 폭, 실리콘 박막의 두께와 Pi 게이트를 위한 vertical gate extension 깊이 등을 변수로 하여 최적의 나노 스케일 SOI 소자는 Double gate나 소자에 비해 단채널 특성 및 subthreshold 특성이 우수하므로 채널 불순물 농도, 채널 폭 및 실리콘 박막 두께 결정에 있어서 선택의 폭이 넓음을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.494-497
• /
• 2002

본 논문에서는 halo doping profile을 갖는 나노구조 LDD MOSFET의 문턱전압에 대한 시뮬레이션 결과를 나타내었다. 소자 크기는 generalized scaling을 사용하여 100nm에서 40nm까지 스케일링하였다. Van Dort Quantum Correction Model(QM)을 사용하여 정전계 스케일링과 정전압 스케일링에 대한 문턱 전압과 각각의 게이트 oxide 두께에 대한 direct tunneling 전류를 조사하였다. 게이트 길이가 감소할 때 정전계 스케일링에서는 문턱전압이 감소하고, 정전압 스케일링에서는 문턱전압이 증가하는 것을 알 수 있었고, 게이트 oxide두께가 감소할 때 direct tunneling 전류는 증가함을 알 수 있었다. 감소하는 채널 길이를 갖는 MOSFET 문턱전압에 대한 roll-off 특성을 최소화하기 위해 generalized scaling에서 $\alpha$값은 1에 가깝게 되는 것을 볼 수 있었다.

• 대한화학회지
• /
• 제57권5호
• /
• pp.625-633
• /
• 2013

A type of polycyclotriphosphazene derivative (PCTPD), hexasulfanilic acid polycyclotriphosphazene (HSACP) and HSACP grafting SPEEK, sulfonated poly[2-(petachloropolycyclotriphosphazene-oxy)] etheretherketone (SPPSACPEEK) were synthesized, which were characterized by FTIR and $^{31}P$ NMR. Then three types of composite membranes such as HSACP grafting SPEEK, HSACP blending SPEEK, and nano $Y_2O_3$ doping and HSACP grafting SPEEK, respectively, were continuously prepared by solution-casting method. Comparing to SPEEK membranes with different amount of HSACP grafted or blended, grafting 15 wt% HSACP and doping 10 wt% nano $Y_2O_3$ SPEEK membrane conducted outstanding overall behavior of proton conductivity reaching $3.18 {\times}10^{-2}$ S/cm at $90^{\circ}C$ which was merely junior to SPEEK with 15 wt% HSACP grafted, methanol permeability coefficient getting $9.46{\times}10^{-8}cm^2{\cdot}s^{-1}$, swelling degree of 20.9% and solid residue of 98.98% which was superior to all specimen.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.861-864
• /
• 2006

본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱 스윙에 미치는 영향을 고찰하였다. 또한 채널도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중 게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.541-546
• /
• 2008

본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션 값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱스윙에 미치는 영향을 고찰하였다. 또한 채널 도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.