• 제목/요약/키워드: multi-core processors

검색결과 84건 처리시간 0.026초

파노라마 이미지 생성시간을 단축하기 위한 멀티코어 환경에서 특징점 추출 병렬화 (Parallelizing Feature Point Extraction in the Multi-Core Environment for Reducing Panorama Image Generation Time)

  • 김건호;최태호;정희진;권범준
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제14권3호
    • /
    • pp.331-335
    • /
    • 2008
  • 본 논문에서는 멀티코어 환경에서 파노라마 이미지 생성 시간을 단축시키기 위해 특징점 추출 알고리즘을 병렬화한다. 여러 장의 사진들을 합성하여 파노라마 이미지를 만드는 과정에는 사진들 간의 겹치는 영역을 찾아내기 위해 각 사진의 특징점을 추출하는 단계가 필요하다. 계산량이 많은 특징점 추출 단계를 빠르게 수행하기 위해 비대칭 멀티 프로세서 아키텍처인 CBE(Cell Broadband Engine)를 사용하여 특징점 추출 병렬 알고리즘을 개발하고, 성능이 얼마나 향상되는지 실험하였다. 실험 결과, 본 논문에서 개발한 병렬 알고리즘은 프로세서 수에 비례하여 성능이 높아지는 선형 확장성의 특징을 보였다. 이처럼 멀티코어 환경에서 이미지 프로세싱 작업 수행 시에 어떻게 하면 높은 성능의 좋은 결과를 낼 수 있는지 알아본다.

Improved Disparity Map Computation on Stereoscopic Streaming Video with Multi-core Parallel Implementation

  • Kim, Cheong Ghil;Choi, Yong Soo
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제9권2호
    • /
    • pp.728-741
    • /
    • 2015
  • Stereo vision has become an important technical issue in the field of 3D imaging, machine vision, robotics, image analysis, and so on. The depth map extraction from stereo video is a key technology of stereoscopic 3D video requiring stereo correspondence algorithms. This is the matching process of the similarity measure for each disparity value, followed by an aggregation and optimization step. Since it requires a lot of computational power, there are significant speed-performance advantages when exploiting parallel processing available on processors. In this situation, multi-core CPU may allow many parallel programming technologies to be realized in users computing devices. This paper proposes parallel implementations for calculating disparity map using a shared memory programming and exploiting the streaming SIMD extension technology. By doing so, we can take advantage both of the hardware and software features of multi-core processor. For the performance evaluation, we implemented a parallel SAD algorithm with OpenMP and SSE2. Their processing speeds are compared with non parallel version on stereoscopic streaming video. The experimental results show that both technologies have a significant effect on the performance and achieve great improvements on processing speed.

멀티코아 프로세서의 온도변화 분석 (Analyzing Thermal Variations on a Multi-core Processor)

  • 이상정
    • 전자공학회논문지CI
    • /
    • 제47권6호
    • /
    • pp.57-67
    • /
    • 2010
  • 본 논문에서는 멀티코아 프로세서 상에서 프로세서와 메모리를 집중적으로 사용하는 다양한 워크로드들에 대한 온도특성을 연구한다. 일반적으로 프로세서의 온도관리를 위한 측정 지표로 평균온도와 온도범위 보다는 온도변화의 정도가 더 중요하다. 따라서 본 논문에서는 프로그램 실행 중에 온도변화를 분석하고, 워크로드의 온도변화의 정도를 정량화하는 측정 지표를 제안한다. 제안된 온도변화 측정 지표를 사용하여 인텔 Core 2 Duo 프로세서 상의 SPEC CPU2006 벤치마크들에 대해 쿨링 조건 및 클럭 주파수를 변경해 가며 온도변화를 분석한다. 분석 결과, 각 벤치마크 프로그램에 따라 서로 다른 유형의 온도 변화를 보였다. 이러한 온도변화는 쿨링 조건과 동작 클럭 주파수 및 멀티프로그래밍 워크로드에 영향을 받았다. 또한 코아들 사이의 공간적 위치에 따라서도 다른 온도 변화 특성을 보였다. 본 논문에서 제안된 온도변화 측정 지표와 연구 분석된 결과들은 향후 멀티코아 온도관리를 위한 연구에 활용하면 효과적인 온도관리가 기대된다.

네트워크 장비 성능 향상을 위한 네트워크 서브시스템 스케줄링 기법 적용 (Applying scheduling techniques for improving the performance of network equipment network subsystem)

  • 배병민;김민중;이광로;정영준
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.65-67
    • /
    • 2013
  • 최근의 네트워크 장비들은 고성능이 요구되고, 또한 높은 네트워크 대역폭의 활용을 요구하고 있다. 이를 위해 점차 멀티 코어 프로세서를 사용한 고성능 네트워크 서버 장비를 개발 하는 추세이다. 이런 고성능과 높은 네트워크 처리율을 향상시키기 위한 방법으로 멀티 코어의 특성을 고려한 네트워크 서브시스템의 성능을 향상시키는 방법을 제시한다. 본 논문에서는 멀티 코어를 최대한 활용함으로 성능을 최적화 하고 통신 성능을 향상시키는 방법을 실험을 통해서 확인한다. 통신 프로세스의 성능 향상은 멀티 코어 프로세서 구조, 프로세스의 네트워크 집중도, 각 코어에 걸리는 오버헤드, 인터럽트 친화도에 따른 네트워크 처리량을 기반으로 해당 프로세스에 최적의 코어를 결정해 주도록 한다. 실험은 리눅스 커널에서 구현하였으며, 실험을 통해 네트워크 처리량을 30%까지 향상 시키고, 프로세서의 오버헤드는 최대 10%까지 줄여 리눅스 통신 프로세스의 성능 향상을 가져옴을 보여준다.

  • PDF

Parallel Implementation Strategy for Content Based Video Copy Detection Using a Multi-core Processor

  • Liao, Kaiyang;Zhao, Fan;Zhang, Mingzhu
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제8권10호
    • /
    • pp.3520-3537
    • /
    • 2014
  • Video copy detection methods have emerged in recent years for a variety of applications. However, the lack of efficiency in the usual retrieval systems restricts their use. In this paper, we propose a parallel implementation strategy for content based video copy detection (CBCD) by using a multi-core processor. This strategy can support video copy detection effectively, and the processing time tends to decrease linearly as the number of processors increases. Experiments have shown that our approach is successful in speeding up computation and as well as in keeping the performance.

멀티코어 시스템에서 TLB Lockdown에 의한 TLB Miss 영향 분석 (Investigation on TLB Miss Impact through TLB Lockdown in Multi-core Systems)

  • 송대영;박시형;김형신
    • 대한임베디드공학회논문지
    • /
    • 제17권1호
    • /
    • pp.59-65
    • /
    • 2022
  • Virtual memory is used as the method to ensure the safety of the system through memory protection in the real-time system. TLB miss caused by using virtual memory makes the real-time system WCET more pessimistically. TLB lockdown can be applied as a method to improve this problem. However, processors with limited TLB lockdown entries, a selection criterion is needed to efficiently utilize the TLB lockdown entry. In this paper, the most frequently accessed virtual pages in the process are applied to the TLB lockdown by analyzing memory profiling. The results showed that micro data TLB miss stall cycle and main data TLB miss stall cycle of the processor decreased by at least 4.7% and up to 29.7%.

ADVANCES IN MULTI-PHYSICS AND HIGH PERFORMANCE COMPUTING IN SUPPORT OF NUCLEAR REACTOR POWER SYSTEMS MODELING AND SIMULATION

  • Turinsky, Paul J.
    • Nuclear Engineering and Technology
    • /
    • 제44권2호
    • /
    • pp.103-122
    • /
    • 2012
  • Significant advances in computational performance have occurred over the past two decades, achieved not only by the introduction of more powerful processors but the incorporation of parallelism in computer hardware at all levels. Simultaneous with these hardware and associated system software advances have been advances in modeling physical phenomena and the numerical algorithms to allow their usage in simulation. This paper presents a review of the advances in computer performance, discusses the modeling and simulation capabilities required to address the multi-physics and multi-scale phenomena applicable to a nuclear reactor core simulator, and present examples of relevant physics simulation codes' performances on high performance computers.

동기화 오버헤드를 고려한 AES-CCM의 병렬 처리 (Considering Barrier Overhead in Parallelizing AES-CCM)

  • 정용화;김상춘
    • 정보보호학회논문지
    • /
    • 제21권3호
    • /
    • pp.3-9
    • /
    • 2011
  • 본 논문에서는 현재 IEEE 802.11i에서 암호화/메시지 인증 표준으로 제안되고 있는 AES-CCM의 효율적인 병렬처리 방법을 제안한다. 특히, 데이터 종속성이 존재하는 메시지 인증 계산을 병렬처리 하기 위해서는 프로세서간 동기화가 필요한데, 멀티코어 프로세서에서는 동기화 구현을 어떻게 하였는지에 따라 매우 다양한 동기화 성능을 제공하고 있다. 본 논문에서는 AES-CCM의 계산 특성과 멀티코어 프로세서의 동기화 성능을 고려하여 전체 수행시간이 최소화될 수 있는 병렬 처리 방법을 비교 분석한다.

2차원 구조와 3차원 구조에 따른 멀티코어 프로세서의 온도 분석 (Thermal Pattern Comparison between 2D Multicore Processors and 3D Multicore Processors)

  • 최홍준;안진우;장형범;김종면;김철홍
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권9호
    • /
    • pp.1-10
    • /
    • 2011
  • 동작 주파수의 증가는 싱글코어 프로세서의 성능을 크게 향상시키는 반면 전력 소모 증가와 높은 온도로 인한 신뢰성 저하 문제를 유발하고 있다. 최근에는 싱글코어 프로세서의 한계점을 극복하기 위한 대안으로 멀티코어 프로세서가 주로 사용되고 있다. 하지만, 멀티코어 프로세서를 2차원 구조로 설계하는 경우에는 내부 연결망에서의 전송 지연 현상으로 인해 프로세서의 성능 향상이 제약을 받고 있다. 내부 연결망에서의 전송 지연을 줄이기 위한 방안으로 멀티코어 프로세서를 3차원 구조로 설계하는 연구가 최근 큰 주목을 받고 있다. 2차원 구조 멀티코어 프로세서와 비교하여 3차원 구조 멀티코어 프로세서는 성능 향상과 전력 소모 감소의 장점을 지닌 반면, 높은 전력 밀도로 인해 발생된 발열 문제가 프로세서의 신뢰성을 위협하는 문제가 되고 있다. 3차원 멀티코어 프로세서에서 발생되는 발열 문제에 대한 상세한 분석이 제공된다면, 프로세서의 신뢰성을 확보하기 위한 연구 진행에 큰 도움이 될 것으로 기대된다. 그러므로 본 논문에서는 3차원 멀티코어 프로세서의 온도에 밀접하게 연관된 요소인 작업량, 방열판과의 거리, 그리고 적층되는 다이의 개수와 온도 사이의 관계를 자세히 살펴보고 높은 온도가 프로세서의 성능에 미치는 영향 또한 분석하고자 한다. 특히, 2차원 구조 멀티코어 프로세서와 3차원 구조 멀티코어 프로세서에서의 온도 문제를 함께 분석함으로써, 온도 측면에서 효율적인 프로세서 설계를 위한 가이드라인을 제시하고자 한다.

멀티코어 프로세서를 위한 확장성 있는 온 칩 연결 망 구조 연구 (Preliminary Study on On-Chip Interconnect Architecture for Multi-Core Processors)

  • 최재영;최린
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.405-410
    • /
    • 2008
  • 성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

  • PDF