• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권3호
• /
• pp.331-335
• /
• 2008

본 논문에서는 멀티코어 환경에서 파노라마 이미지 생성 시간을 단축시키기 위해 특징점 추출 알고리즘을 병렬화한다. 여러 장의 사진들을 합성하여 파노라마 이미지를 만드는 과정에는 사진들 간의 겹치는 영역을 찾아내기 위해 각 사진의 특징점을 추출하는 단계가 필요하다. 계산량이 많은 특징점 추출 단계를 빠르게 수행하기 위해 비대칭 멀티 프로세서 아키텍처인 CBE(Cell Broadband Engine)를 사용하여 특징점 추출 병렬 알고리즘을 개발하고, 성능이 얼마나 향상되는지 실험하였다. 실험 결과, 본 논문에서 개발한 병렬 알고리즘은 프로세서 수에 비례하여 성능이 높아지는 선형 확장성의 특징을 보였다. 이처럼 멀티코어 환경에서 이미지 프로세싱 작업 수행 시에 어떻게 하면 높은 성능의 좋은 결과를 낼 수 있는지 알아본다.

• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2098-2115
• /
• 1999

신경망 회로의 해석에서 아직 해결하지 못하는 부분이 은닉층(hidden layer)의 해석이다. 본 논문에서는 신경망 회로의 기본적인 구성회로로써 하나의 입력(p levels)과 하나의 출력(q levels)을 갖는 2-layer Core-Net를 정의하고, 이 Core-Net의 처리 가능 용량(the capacity)은 2차원 무게값 공간(weight space)을 나눌 수 있는 영역의 수로, {{{{ {a}_{p,q} = {{q}^{2}} over {2}p(p-1)- { q} over {2 } (3 { p}^{2 } -7p+2)+ { p}^{2 }-3p+2}}}}임을 수학적 귀납법으로 증명하였다. 이 Core-Net로 신경망 회로의 중간층 해석이 가능함을 시뮬레이션 예제를 통하여 보였다.

• 한국소성가공학회:학술대회논문집
• /
• 한국소성가공학회 1999년도 춘계학술대회논문집
• /
• pp.199-202
• /
• 1999

Many processing times for fabricating complex shaped parts by near net shape process such as thixoforming or semi-solid forming, are required due to the time for die design, induction heating and forming process. Therefore, for the thixoforming process, multi-capacity induction heating process is very important due to the reduction of the processing time and cost. It is indispensable to adopt a power-time heating pattern which manages to conciliate complete eutectic melting at the core with limited overheating at the periphery. The total reheating time is thus dependent on billet diameter; in inches$(pm20%)$. Typically, high frequency is used for the rapid reheating of the billet to the eutectic temperature range and low frequency for the remelting of the desired fraction of liquid and for the radial homogeneization of the liquid fraction. So in this study, the multi-capacity induction heating conditions of ALTHIX 86s alloy to reduce the processing time and cost would be proposed. The suitability of multi-capacity induction heating conditions would be verified through the comparison to Garat's data.

• 전자공학회논문지CI
• /
• 제48권1호
• /
• pp.72-79
• /
• 2011

다중 코어 프로세서의 보급과 더불어 이를 효율적으로 활용하기 위한 병렬 프로그래밍의 중요성은 나날이 강조되고 있다. 트랜잭셔널 메모리는 병렬 프로그래밍의 핵심적인 요소인 동기화(Synchronization)를 위해 제안된 구조로서 lock을 사용한 동기화로 인해 발생하는 병렬성 저하, deadlock 등의 문제를 극복할 수 있다. 본 논문은 높은 수준의 contention 상황에 따른 효율적인 트랜잭셔널 메모리의 구조에 대한 이론적인 분석을 제시하며 시뮬레이션을 통해 분석의 타당성을 확인한다. 시뮬레이션 환경은 하드웨어 트랜잭셔널 메모리 (Hardware Transactional Memory) 시스템으로 구성되었으며 이론의 검증을 위해 STAMP 벤치마크와 높은 contention을 유발하는 프로그램을 시뮬레이션 하였다. 또한 트랜잭셔널 메모리를 적용한 dining philosopher problem의 모델링을 통해 효율적인 자원 할당 방안에 있어 lazy 데이터 관리 정책이 유리함을 보였다.

• Journal of Ceramic Processing Research
• /
• 제13권spc2호
• /
• pp.328-331
• /
• 2012

With the recent development of super-precision optical instruments, camera modules for devices, such as portable terminals and digital camera lenses, are increasingly being used. Since an optical lens is usually produced by high-temperature compression molding methods using tungsten carbide (WC) alloy molding cores, it is necessary to develop and study technology for super-precision processing of molding cores and coatings for the core surface. In this study, Rhenium-Iridium (Re-Ir) thin films were deposited onto a WC molding core using a sputtering system. The Re-Ir thin films were prepared by a multi-target sputtering technique, using iridium, rhenium, and chromium as the sources. Argon and nitrogen were introduced through an inlet into the chamber to be the plasma and reactive gases. The Re-Ir thin films were prepared with targets having a composition ratio of 30 : 70, and the Re-Ir thin films were formed with a 240 nm thickness. Re-Ir thin films on WC molding core were analyzed by scanning electron microscope (SEM), atomic force microscope (AFM), and Ra (the arithmetical average surface roughness). Also, adhesion strength and coefficient friction of Re-Ir thin films were examined. The Re-Ir coating technique has received intensive attention in the coating processes field because of promising features, such as hardness, high elasticity, abrasion resistance and mechanical stability that result from the process. Re-Ir coating technique has also been applied widely in industrial and biomedical applications. In this study, WC molding core was manufactured, using high-performance precision machining and the effects of the Re-Ir coating on the surface roughness.

• 전기전자학회논문지
• /
• 제15권3호
• /
• pp.248-254
• /
• 2011

최근 모바일 환경에서도 GUI(Graphic User Interface)나 3D 컨텐츠, Flash 등 다양한 그래픽 효과를 이용한 멀티미디어 컨텐츠들이 요구 된다. 이러한 컨텐츠들을 지원하 위하여 모바일 기기에도 GPU (Graphic Processing Unit)의 탑재가 필요조건이 되었다. 본 논문에서는 모바일 환경에 적합하도록 설계된 GP-GPU를 이용하여 OpenVG 가속기를 구현하였다. OpenVG 가속기는 크로노스 그룹에서 제공하는 샘플 이미지들을 사용하여 검증하였으며, OpenVG에서 제공해야 하는 동작 및 기능들이 정상 동작함을 검증하였다. 본 논문에서 구현한 가속기는 Tiger Image 렌더링시 초당 2프레임의 성능을 가진다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.1501-1502
• /
• 2010

DualCore 혹은 MultiCore 플랫폼의 보급에 따라 높은 시간복잡도를 갖는 응용들도 사용자의 컴퓨터나 단말에서 수행되어 다양한 서비스를 제공할 수 있게 되었다. 본 논문에서는 관광 스케줄을 효율적으로 결정하기 위한 다중목적지 방문 문제에 대해 이중 쓰레드에 기반한 서치 스페이스 탐색 알고리즘을 구현한다. 이는 Traveling Salesman Problem의 한 종류로서 O(n!) 시간 복잡도를 갖고 있으며 검색시의 독립성때문에 각 쓰레드는 병렬적으로 최적의 스케줄을 탐색할 수 있다. 또 현재까지 발견된 최적값을 기반으로 부분 경로의 비용이 이미 최적값을 넘는 경우는 하위 탐색을 제거하여 상당한 성능의 향상을 가져온다. 2.4 GHz Intel(R) Core DuoCPU와 3 GB 메모리로 구성된 플랫폼 상에서 구현된 서비스는 11개의 목적지에 대한 방문 스케줄을 생성함에 있어서 단일 쓰레드 버전은 14.196초, 이중 쓰레드 버전은 6.411초, 제약조건을 포함한 이중 쓰레드 버전은 0.14초에 최적의 스케줄을 찾아낼 수 있다.

• 한국통신학회논문지
• /
• 제39C권8호
• /
• pp.722-730
• /
• 2014

하드웨어의 발전으로 많은 기기가 휴대화 됨에 따라 많은 어플리케이션이 데이터 송수신을 필요로 하게 되었다. 또한 Application Processor (AP)의 발전으로 인해 스마트폰에서도 멀티 코어 및 멀티 쓰레드의 활용이 필수가 되었다. 따라서 본 논문은 데이터 송수신과 프로세싱이 동시에 이루어지는 시스템에서 다양한 데이터 통신 속도, 코어 수, 쓰레드 수를 활용하여 성능을 평가 하고 전력 소모를 분석하였으며, 성능 향상과 효율적인 전력소모 측면에서의 적절한 쓰레드 수를 결정할 수 있는 방향을 제시한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제17권2호
• /
• pp.542-558
• /
• 2023

A digital focus index (DFI) is a value used to determine image focus in scientific apparatus and smart devices. Automatic focus (AF) is an iterative and time-consuming procedure; however, its processing time can be reduced using a general processing unit (GPU) and a multi-core processor (MCP). In this study, parallel architectures of a minimax search algorithm (MSA) are applied to two DFIs: range algorithm (RA) and image contrast (CT). The DFIs are based on a histogram; however, the parallel computation of the histogram is conventionally inefficient because of the bank conflict in shared memory. The parallel architectures of RA and CT are constructed using parallel reduction for MSA, which is performed through parallel relative rating of the image pixel pairs and halved the rating in every step. The array size is then decreased to one, and the minimax is determined at the final reduction. Kernels for the architectures are constructed using open source software to make it relatively platform independent. The kernels are tested in a hexa-core PC and an embedded device using Lenna images of various sizes based on the resolutions of industrial cameras. The performance of the kernels for the DFIs was investigated in terms of processing speed and computational acceleration; the maximum acceleration was 32.6× in the best case and the MCP exhibited a higher performance.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.31-32
• /
• 2014

다중의 명령어를 동시에 수행할 수 있는 멀티코어 시스템의 특성으로 하나의 시스템 내에서 태스크를 수행하면서 외부 이벤트의 발생에 의한 인터럽트를 동시에 처리할 수 있다. 각 태스크가 처리되어야 하는 시간에 제약성을 갖는 실시간 시스템에서는 스케줄러에 의해 CPU 코어에서의 수행이 제어되어야한다. 본 논문에서는 최적이라고 알려진 Pfair 멀티코어 스케줄러의 각 코어별 유휴시간을 정량적으로 평가함으로써 인터럽트 처리의 지연시간을 분석한다.