• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.35-44
• /
• 2002

본 논문에서는 Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 고속 RSA 지수승 연산기의 구현 방법을 제시하고 검증하였다. Radix-$2^k$ 모듈라 곱셈 알고리즘을 구현하기 위해 Booth receding 연산 알고리즘을 사용하였으며 최대 radix-16 연산을 위해 2K-byte 메모리와 2개의 전가산기와 3개의 반가산기의 지연을 갖는 CSA(carry-save adder) 어레이를 사용하였다. CSA 어레이 출력인 캐리와 합을 고속으로 가산하기 위해 마지막 덧셈기로써 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 적용하였다. 또한, 주어진 공정에서 동작 주파수와 처리량의 관계를 통해 Radix-$2^k$에서 설계 가능한 radix 값을 제시하였다. Altera FPGA EP2K1500E를 사용하여 기능을 검증한 후 삼성 0.35$\mu\textrm{m}$ 공정을 사용하여 타이밍 시뮬레이션을 하였으며 radix-16 모듈라 곱셈 알고리즘을 사용할 경우 모듈라 곱셈에 (n+4+1)14 의 클럭을 사용하여 1,024-bit RSA를 처리하는데 50MHz에서 5.38ms의 연산 속도를 측정하였다.

• 한국산업정보학회논문지
• /
• 제7권3호
• /
• pp.1-8
• /
• 2002

GF(2$^{m}$ )상에서 모듈러 곱셈은 공개키 암호 시스템과 같은 응용에서의 기본 연산으로 사용된다. 본 논문에서는 이와 같은 모듈러 곱셈 연산을 셀룰러 오토마타를 이용하여, GF(2$^{m}$ )상에서 m클럭 사이클만에 처리할 수 있는 연산기를 설계하였다. 이 곱셈기는 LSB 우선 방식으로 설계되었으며, 기존의 시스톨릭 구조를 이용한 곱셈기 보다 하드웨어 복잡도가 낮고 처리 시간이 빠른 장점이 있다. 그리고 설계된 곱셈기는 지수연산을 위한 하드웨어 설계에 효율적으로 이용될 수 있을 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.24-26
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 과정인 모듈로 멱승(Modular Exponentiation) 연산에 대한 새로운 하드웨어 구조를 제시한다. 기존의 몽고메리 알고리즘을 사용하였지만 다른 논문들이 Dependence Graph를 수직으로 매핑(Mapping)한 것과는 달리 여기서는 수평으로 매핑하여 1차원 선형 어레이(linear array) 구조를 구성하였다. 본 논문에서 사용한 방법의 장점은 결과가 시리얼(serial)로 나와서 바로 입력으로 들어갈 수 있기 때문에 100%의 처리율(throughput)을 이룰 수 있고, 수직 매핑 방식에 비해 절반의 클럭 횟수로 연산을 해낼 수 있다는 점이다. 또한 내부 계산 구조의 지역성(Locality) , 규칙성(Regularity) 및 모듈성(Modularity) 등으로 인해 실시간 고속 처리를 위한 VLSI 구현에 적합하다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2002년도 춘계학술대회 논문집
• /
• pp.190-194
• /
• 2002

유한 필드 GF(2$^{m}$ ) 상에서의 곱셈은 Diffie-Hellman key exchange, EIGamal과 같은 공개키 암호시스템에서의 기본적인 연산이다. 본 논문에서 는 셀룰러 오토마타를 이용하여 GF(2$^{m}$ ) 상에서 몽고메리 곱셈을 m 클럭 사이클만에 처리하는 새로운 구조를 제시 하였다. 본 논문에서 제시된 몽고메리 곱셈기는 모듈러 지수기, 나눗셈기, 곱셈의 역원기등을 효율적으로 구현하는데 활용될 수 있다. 또한 셀룰러 오토마타는 간단하고도 규칙적이며, 모듈화 하기 쉽고 계층화 하기 쉬운 구조이므로 VLSI구현에도 효율적으로 활용될 수 있다.

• 정보보호학회논문지
• /
• 제10권1호
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 2022

Galois field arithmetic is important in error correcting codes and public-key cryptography schemes. Hardware realization of these schemes requires an efficient implementation of Galois field arithmetic operations. Multiplication is the main finite field operation and designing efficient multiplier can clearly affect the performance of compute-intensive applications. Diverse algorithms and hardware architectures are presented in the literature for hardware realization of Galois field multiplication to acquire a reduction in time and area. This paper presents a low complexity semi-systolic multiplier to facilitate parallel processing by partitioning Montgomery modular multiplication (MMM) into two independent and identical units and two-level systolic computation scheme. Analytical results indicate that the proposed multiplier achieves lower area-time (AT) complexity compared to related multipliers. Moreover, the proposed method has regularity, concurrency, and modularity, and thus is well suited for VLSI implementation. It can be applied as a core circuit for multiplication and division/exponentiation.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.394-402
• /
• 2010

온라인에서 유통되는 수많은 정보들은 데이터로 제작되어 전송되고 있으며 이들 정보들은 타인에 노출될 경우 큰 문제가 발생할 수 있는 정보들이 다수 차지하고 있다. 따라서 과거부터 최근까지 보호가 필요한 정보들의 안전한 유통채널 확보를 위해 다양한 방법들이 연구되고 있으며 그 대표적인 기술이 암호 시스템이다. 암호 시스템은 다양한 수학적 이론과 다양한 암호 알고리즘을 바탕으로 구현되므로 고속 연산의 중심을 두고 연구가 진행되어 지고 있다. 하지만 최근 들어 비공개키 암호 시스템에 비해 공개키 암호 시스템에 대한 연구는 지지부진한 형편이며 따라서 본 논문에서는 대표적인 공개키 암호 시스템인 ECC 암호 시스템에서 고속 공개키 생성을 위한 스칼라곱 연산 시스템을 연구하였다. 제안하는 시스템은 실제 구현을 통해 기존 이진 NAF 시스템과 이진 검색 시스템을 비교 분석 하였고 그 결과 본 논문에서 제안한 시스템이 기존 시스템보다 공개키 생성의 시간적 효율이 우수한 것을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권5_6호
• /
• pp.239-249
• /
• 2003

비밀 분산(Secret Sharing)은 임계 암호시스템(Threshold Cryptosystem)의 기본 개념이며, 현대 암호학에서 중요한 한 축을 이루는 암호학의 한 분야이다. 1995년 Jarecki는 이동 공격자 모델에 대하여 비밀 분산 프로토콜의 안전성을 유지할 수 있는 능동적 비밀 분산(Proactive Secret Sharing) 개념을 제안하였고, 이와 함께 (k, n) threshold scheme에서 능동적 비밀 분산을 적용하기 위하여 공유 갱신 프로토콜을 제안하였다. Jarecki가 제안한 공유 갱신 프로토콜은 전체 참여자가 n명일 경우 각 참여자당 $O(n^2)$의 모듈라 멱승 연산을 수행하여야 한다. 이것은 매우 큰 연산량으로 참여자가 큰 대규모의 비밀 분산 수행시 계산 비용의 증가로 Jarecki의 프로토콜은 사용하기 어렵게 된다. 본 논문에서는 (k, n) threshold scheme에서의 능동적 비밀 분산을 위한 효율적인 공유 갱신 방법을 제안한다. 제안 방법은 이전 방법과는 달리 각 참여자당 O(n)의 모듈라 멱승 연산만으로 공유 갱신이 가능하다. 이와 함께 본 논문에서는 k(클n-1 인 경우에 대하여 제안 방법의 안전함을 증명한다.

• 정보보호학회논문지
• /
• 제17권6호
• /
• pp.29-39
• /
• 2007

본 논문에서는 래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기를 제안하고 그 구현 결과를 제시한다. 캐리저장 가산기 기반의 래딕스-4 몽고메리 곱셈기를 제안하고, 중국인의 나머지 정리를 적용할 수 있도록 그 구조를 확장하였다. 이를 바탕으로 설계한 1024-비트 RSA 연산기는 1024-비트 모듈러 지수승을 0.84M 클락 사이클, 512-비트 지수승은 0.25M 클락 사이클 동안 각각 계산할 수 있으며, 0.18um 공정을 이용하여 구현한 결과, 최대 300MHz 클락 속도를 가지므로 1024-비트 지수승은 365Kbps, 512-비트 지수승은 1,233Kbps의 성능을 각각 가진다. 또한 고속 RSA 암호 시스템의 구현을 위해, 몽고메리 매핑 계수 계산 및 중국인 나머지 정리의 전처리 과정에 적용할 수 있도록 모듈러 감산 기능을 하드웨어로 구현하였다.

• 한국산업정보학회논문지
• /
• 제10권3호
• /
• pp.57-63
• /
• 2005

Kim과 Fenn등은 LFSR 구조를 이용한 두 가지 구조의 효율적인 모듈러 AB 곱셈기를 구현하였다. 그들의 구조는 기약다항식으로 모든 계수가 1인 속성의 AOP를 이용함으로서 기존의 곱셈기들보다 효율적인 구조복잡도를 가졌다. 본 논문에서는 Kim의 곱셈기보다 효율적인 공간 복잡도를 가진 LFSR(Linear Feedback Shift Register) 구조 기반의 모듈러 $AB^2$ 곱셈기와 모듈러 지수승기를 제안한다. 본 논문에서 제안한 구조도 Kim의 구조에서와 같이 기약다항식으로 AOP를 사용한다. 시뮬레이션 결과 본 논문에서 제안한 $AB^2$ 곱셈기가 구조복잡도 면에서 Kim의 구조보다 XOR와 AND 게이트의 개수를 약 $50\%$ 정도 줄일 수 있었다. 제안한 구조는 공개키 암호화 시스템을 위한 기본구조로 사용될 수 있을 것이다.