• 전자공학회논문지
• /
• 제52권9호
• /
• pp.36-44
• /
• 2015

본 논문에서는 광각 카메라에서 발생하는 비네팅 왜곡과 배럴 왜곡을 효율적으로 보정하기 위한 낮은 복잡도의 프로세서를 제안하고, 이를 구현한 결과를 보인다. 제안하는 프로세서에서는 비네팅 왜곡과 배럴 왜곡 보정 시 복잡한 연산을 수반하는 고차 다항식과 같은 피팅 함수를 구간 선형 근사하여 보정 품질을 유지하면서도 연산 복잡도를 크게 낮추었다. 이를 기반으로, 배럴 왜곡과 비네팅 왜곡을 중첩적으로 보정하도록 설계하여 전체적인 하드웨어 복잡도를 낮추었다. 제안하는 프로세서는 $0.11{\mu}m$ CMOS 공정을 사용하여 18.6K의 논리 게이트로 구현되었으며, $2048{\times}2048$ 크기의 영상에 대하여 최대 200Mpixels/s의 속도로 보정이 가능하다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1996년도 추계학술대회
• /
• pp.22-24
• /
• 1996

Small size DC motor control method for portable drug delivery system has been developed to be used for the actuator of insulins pump. The control method gives the controllabilities both in high speed(40-50 revolution per second(rps)) DC motor drive and also in low speed(0.5-1rps). In low speed mode DC motor is controlled to act like stepping motor and in high speed to optimize power consumption. To control both mode modified bang bang control is suggested. Using this method small size DC motor(spec.) speed is controlled from 0.2 rps to 50 rps. Experimental setup is developed using micro-processor(PIC16C73, Micro Chips co., USA), motor turns checking circuitry, small size DC motor for pager(SM1012, Samhong co., Korea) and gear box. Results from experiment meet need for vailable load condition which is require for portable drug delivery system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 A
• /
• pp.109-111
• /
• 1997

A sensorless drive of induction motor has several advantages; low cost and mechanical simplicity. This paper investigates a field-oriented control method without speed and flux sensors. The control strategy is to design an adaptive state observer for flux estimation and to estimate the rotor speed from the estimated rotor flux and stator current. The entire control algorithm including space vector PWM is implemented by software of the digital signal processor TMS320C31. The experimental results indicate good speed responses.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1823-1826
• /
• 2002

On modern computer culture, the high quality data is required in multimedia systems. So, the technology of data compression fur data transmission is necessary now. This paper presents the pipeline architecture for the low and column address generator of 2D DCT/IDCT (Discrete Cosine Transform/Inverse Discrete Cosine Transform. In the proposed architecture, the area of hardware is reduced by using the DA (distributed arithmetic) method and applies the concepts of pipeline to the parallel architecture. As a result the designed pipeline of the low and column address generator for 2D DCT/IDCT architecture is implemented with an efficiency and high speed compared with the non-pipeline architecture.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.57-66
• /
• 2014

본 논문에서는 컬러 영상을 실시간 신호 처리 과정을 통해 보정하기 위한 낮은 복잡도의 배럴 왜곡 보정 프로세서의 구조를 제시하고, 이를 구현한 결과를 보인다. 제안하는 배럴 왜곡 보정 프로세서는 컬러 디모자이킹과 배럴 왜곡 보정 과정의 두 보간과정을 결합하여 하드웨어 복잡도를 낮추었다. 또한 배럴 왜곡 보정 과정의 공간적 지역성을 이용한 메모리 인터페이스를 설계하여 한 픽셀을 보정하는데 요구되는 메모리 대역폭을 크게 감소시켰다. 설계된 보정 프로세서는 $0.11-{\mu}m$ CMOS 공정을 사용하여 35K의 논리 게이트로 구현되었고, $2048{\times}2048$ 크기의 컬러 영상을 최대 606 MHz의 동작 주파수로 150 Mpixels/s의 속도로 보정할 수 있으며, 요구되는 메모리 대역폭은 1 read/correction이다.

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.7-13
• /
• 2010

본 논문은 스마트폰, 타블렛 PC와 같은 개인용 정보 단말장치 응용에 적합한 프로세서 구조를 제안한다. 고성능 내장형 프로세서 개발은 아키텍쳐의 변화가 필요하고, 오버헤드가 크기 때문에, 업계에서는 높은 동작 주파수의 고성능 내장형 프로세서의 개발에 전념하고 있다. 고성능 프로세서 구조 중 비순차 슈퍼스칼라(out-of-order superscalar)는 하드웨어 복잡도가 과도하게 증가하며, 그에 비해 성능 향상이 적으므로 내장형 응용에 적합하지 않다. 따라서 하드웨어 복잡도가 낮은 고성능 내장형 프로세서 구조의 개발이 필요하다. 본 논문에서는 스칼라, 슈퍼스칼라, 멀티프로세서 방식에 비하여 복잡도가 낮은 새로운 SMT(Simultaneous Multi-Threading) 구조를 제안한다. 최근의 개인용 정보단말기는 많은 작업을 동시에 수행하기 때문에, SMT나 CMP는 이에 적합한 구조라 할 수 있다. 또한, 시뮬레이션 결과 SMT는 여러 프로세서 구조 중 가장 효율이 높은 프로세서로 보인다.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.315-321
• /
• 2011

선박이나 함정에서 일반적으로 사용되는 SONAR 신호용 CRT 모니터 디스플레이 시스템은 벡터 주사 방식을 사용한다. 그래서 시스템의 처리회로가 복잡하고, 부품 생산이 폐쇄되어 부품 수급이 어렵고 가격이 고가이다. FPGA 기반 임베디드 프로세서 시스템은 회로를 단순화함과 더불어 코어설계를 쉽게 재구성함으로써 각종 응용 적용에 유연하고, 저가격대로 고속 성능을 제공한다. 본 논문은 기존 CRT시스템의 문제점을 극복하기 위해서 FPGA 임베디드 프로세서 시스템을 사용하여 SONAR 신호 LCD 디스플레이 시스템을 구현하였다. 제안한 접근법은 기존 시스템에 비해 X-Y 편향과 CRT 제어 블록을 FPGA 임베디드 프로세서 시스템으로 대체함으로써 시스템 구성의 단순성과 유연성을 확보할 수 있고, 또한 저가격화를 가능하게 한다. 구현된 시스템은 SONAR 신호를 실시간으로 획득하고 LCD에 디스플레이하는 것이 가능하다.

• 전력전자학회논문지
• /
• 제6권1호
• /
• pp.27-33
• /
• 2001

본 연구에서는 독립형 TMS32OC31 DSP보드에 의해 전략분석 과정을 완전 소프트웨어화하고, 전압센서와 전류 센서를 시스템 내부에 탑재한 저전력용 3상 모터구동장치플 위한 전랙품질 분석시스템을 개발하였다. 평균전력이 론에 의해 전략품질을 분석하였고 분석 결과를 LCD화변에 의해서 실시간으로 출력하였다. 특히 개발된 시스템은 설치공간이 필요한 종전의 대전력용 전력분석장비와는 다르게, 상용 인버터에 곧바로 탑재 가능하도록 히여 설치 공간을 줄였고 또한 초보자도 사용하기 용이하게 하였다. 정상상태와 모터구동장치의 부하가 급변하는 과도상태에 서도 제안된 전력품질 분석시스템은 실시간으로 전력분석을 하였으며, 본 연구의 유용성을 엽증할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.226-229
• /
• 2000

In this paper, we describe implementation of 32-Bit RISC Core for portable communication/information equipment, such as cellular telephones and personal digital assistants, notebook, etc. The RISC core implements the ARM$\^$R/V4 instruction set on the basis of low power techniques in architecture level and logic level. It operates with 5-stage pipeline, and has harvard architecture to increase execution speed. The processor is modeled and simulated in RTL level using VHDL. Behavioral Cache and MMU are added to the VHDL model for instruction level verification of the processor. The core is implemented using Mentor P'||'&'||'R tools with IDEC C-631 Cell library of 0.6$\mu\textrm{m}$ CMOS 1-poly 3-metal CMOS technology.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1997년도 춘계학술대회
• /
• pp.342-344
• /
• 1997

Owing to technical advances in very large-scale integrated circuits (VLSI), high-speed digital signal processing (DSP) chips become fast enough to allow for real-time implementation of hearing aid algorithms in units small enough to be wearable. In this paper, we present a digital hearing aid processor (DHAP) chip built around a general-purpose 16-bit DSP core. The designed DHAP performs a nonlinear loudness correction of 8 octave frequency bands based on audiometric measurements. By employing a programmable DSP, the DHAP provides all the flexibility needed to implement audiological algorithms. In addition, the has a low power feature and $5.410\times5.720mm^2$ dimensions that fit for wearable devices.