• 한국통신학회논문지
• /
• 제24권12B호
• /
• pp.2391-2400
• /
• 1999

벡터 양자화(vector quantizer:VQ)는 낮은 전송률을 가지는 데이터 압축에 효과적인 방법이나, 가장 큰 단점은 부호화 복잡도로 벡터의 차수와 전송률이 증가함에 따라 기하 급수적으로 증가하게 된다. VQ의 부호화 복잡도 문제를 해결하기 위하여 여러 변형된 VQ 기법이 제안되었어도 전송률이 높은 경우에는 높은 부호화 복잡도와 방대한 양의 부호책 및 훈련 열로 인하여 구현이 거의 불가능하다. 본 논문에서는 특별히 높은 전송률에서, 스칼라 양자기의 구조를 가지며 VQ의 성능을 얻을 수 있는 양자화 기법을 제안하였다. 이 기법은 feed-forward 적응 양자기의 형태를 가지고 있는데, 비교적 짧은 적응 주기를 가지고 있다. 따라서 제안한 양자화 기법을 표본 적응 프로덕트 양자기(sample-adaptive product quantizer: SAPQ)로 부르기로 한다. 그러나 제안된 SAPQ는 m차원의 공간에서 구조적 제한을 가지는 m차원 VQ의 일종으로, 비록 입력 신호가 독립이라고 할지라도 입력 분포에 따라 큰 이득을 얻을 수 있다. 제한한 SAPQ의 성능은 입력 분포에 따라서 Lloyd-Max 양자기에 비하여 약 2∼3dB의 이득을 얻었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1991년도 추계종합학술발표회논문집
• /
• pp.215-219
• /
• 1991

This paper is equivalent model transform which reduces the restriction of digitalization in the discrete linear system. This algorithm is the method that weight is given to contribillity and obserbility gramian, the regular matrix T of coordinate transform is obtained and then the state space coefficents of weighted model can be obtained. This study shows the frequency reponse of low quantization error according to the order of weighting function. The result shows that frequency response of the proposed algorithm is better than that of the balanced realization in the system of smaller bit.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.850-853
• /
• 1987

A VLSI digital filter design using a semi-custom method is described. The digital filters composed of TDM/FDM Transmultiplexer are designed. Using the polyphase network approach a filter bank composed of only all-pass digital filter sections was designed. The use of all-pass filters as basic building blocks is shown to provide a transmultiplexer structure that has low computational requirements, low quantization noise, and high modularity. The silicon compiler systems is used to reduce the design time and increase the credibility of designed filters. A design of 1st order and 2nd order all pass filters is done using CMOS 2um N-well double metal cell.

• 대한전자공학회논문지SP
• /
• 제48권4호
• /
• pp.98-106
• /
• 2011

Wyner-Ziv 부호화에서의 시간예측은 원본 영상을 알 수 없는 Wyner-Ziv 복호화기에서 이루어지기 때문에 압축성능 저하를 피할 수 없었다. 이를 해결할 방안으로 Wyner-Ziv 부호화기의 가장 큰 장점인 부호화기의 경량화를 유지하면서도 최소한의 시간예측을 부호화기에서 하기 위하여 제안된 기술이 Wyner-Ziv 잔차 신호 부호화 기술이다. 이 기술은 키 프레임과 부호화 하는 Wyner-Ziv 프레임간의 단순한 차로 만들어진 잔차 신호를 분산비디오 부호화 하는 것이다. 하지만, 화소 영역에서 이잔차 신호 부호화 기술을 적용할 경우 기존의 화소영역 Wyner-Ziv 부호화보다는 성능이 개선되지만, 변환영역 Wyner-Ziv 부호화 기술과는 유사한 성능에 그쳤다. 이에 변환영역 WZ 잔차 신호 부호화 기술개발의 시도가 있었으나, 기존의 변환영역 WZ 부호화가 사용하는 양자화와의 호환성 문제로 성능 저하가 있었다. 이를 해결하기 위해 본 논문에서는 기존의 고정적인 양자화 행렬과 양자화 레벨을 WZ 프레임의 잔차 신호에 따라 적응적으로 바꿀 수 있는 양자화를 제안한다. 제안 방법은 Wyner-Ziv 프레임만 고려하였을 때, 4개의 영상에서 평균 약 22%의 BDBR 이득과 약 1.2dB의 BDPSNR 이득을 보인다.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.420-426
• /
• 2014

본 연구에서는 저온유동성 성능검사 시스템 구현을 통해 디젤 차량용 통합형 연료필터의 성능을 평가한다. 저온유동성시험 장치의 시험조건은 경유(또는 등유)를 사용하고, 상온, -20 및 $-30^{\circ}C$ 에서 경유공급압력 $3.4kgf/cm^2$, 연료공급량 60 l/H, 설정전류 30 A 및 전압은 $13V_{dc}$를 사용한다. 시료시험으로 통합필터를 지그에 장착하고, 경유(또는 등유)를 일정압력과 유량으로 설정하여 챔버 탱크와 필터에 채운 후, 설정시간 동안 설정온도로 냉각한 후, 필터 전후에 따라 유압과 시동시간, 히터의 소모전류 및 전력을 측정한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제5권12호
• /
• pp.2340-2354
• /
• 2011

A new and secure image steganographic scheme based on nonuniform discrete Fourier transform (NDFT) is proposed in this paper. First, the chaotic system is introduced to select embedding points randomly in NDFT domain suitable range, and NDFT is implemented on every non-overlapping block of eight consecutive pixels. Second, the secret messages are scrambled by chaotic systems, and embedded into frequency coefficients by quantization method. The stego-image is obtained by inverse NDFT (INDFT). Besides, in order to discriminate tampers, the low frequency wavelet coefficients of 7 most significant bits (MSBs) of the stego-image are converted into the binary sequence after nonuniform scalar quantization. Then the obtained binary sequence is scrambled by the chaotic systems, and embedded into the least significant bit (LSB) of the stego-image. Finally, the watermarked stego-image can be obtained by a new improved LSB steganographic method. The embedded secret messages can be extracted from the watermarked stego-image without the original cover image. Experimental results show the validity of the proposed scheme, and dual statistics attacks are also conducted to indicate the security.

• Advances in nano research
• /
• 제3권1호
• /
• pp.49-54
• /
• 2015

The structure represents symmetrical metal electrode (gate 1) - front $SiO_2$ layer - n-Si nanowire FET - buried $SiO_2$ layer - metal electrode (gate 2). At the symmetrical gate voltages high conductive regions near the gate 1 - front $SiO_2$ and gate 2 - buried $SiO_2$ interfaces correspondingly, and low conductive region in the central region of the NW are formed. Possibilities of applications of nanosize FETs at the deep inversion and depletion as a distributed capacitance are demonstrated. Capacity density is an order to ${\sim}{\mu}F/cm^2$. The charge density, it distribution and capacity value in the nanowire can be controlled by a small changes in the gate voltages. at the non-symmetrical gate voltages high conductive regions will move to corresponding interfaces and low conductive region will modulate non-symmetrically. In this case source-drain current of the FET will redistributed and change current way. This gives opportunity to investigate surface and bulk transport processes in the nanosize inversion channel.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제10권10호
• /
• pp.5063-5073
• /
• 2016

In this paper, an efficient texture compression method is proposed for fast rendering, which exploits the spatial correlation among blocks through intra-picture block matching. Texture mapping is widely used to enhance the visual quality of results in real-time rendering applications. For fast texture mapping, it is necessary to identify an effective trade-off between compression efficiency and computational complexity. The conventional compression methods utilized for image processing (e.g., JPEG) provide high compression efficiency while resulting in high complexity. Thus, low complexity methods, such as ETC1, are often used in real-time rendering applications. Although these methods can achieve low complexity, the compression efficiency is still lower than that of JPEG. To solve this problem, we propose a texture compression method by reducing the spatial redundancy between blocks in order to achieve the better compression performance than ETC1 while maintaining complexity that is lower than that of JPEG. Experimental results show that the proposed method achieves better compression efficiency than ETC1, and the decoding time is significantly reduced compared to JPEG while similar to ETC1.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2000년도 춘계학술대회논문집
• /
• pp.1133-1138
• /
• 2000

This paper describes a signal recognition method for diagnosing the rotating machinery using wavelet-aided Self-Organizing Feature Map(SOFM). The SOFM specialized from neural network is a new and effective algorithm for interpreting large and complex data sets. It converts high-dimensional data items into simple order relationships with low dimension. Additionally the Learning Vector Quantization(LVQ) is used for reducing the error from SOFM. Multi-resolution and wavelet transform are used to extract salient features from the primary vibration signals. Since it decomposes the raw timebase signal into two respective parts in the time space and frequency domain, it does not lose either information unlike Fourier transform. This paper is focused on the development of advanced signal classifier in order to automatize vibration signal pattern recognition. This method is verified by the experiment and several abnormal vibrations such as unbalance and rubbing are classified with high flexibility and reliability by the proposed methods.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.1-8
• /
• 2007

본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130nm CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320MHz 샘플링 주파수에서 동작하며 10MHz 입력 대역에서 30mW의 전력을 소모하고 최대 SNR 51.36dB를 얻었다.