• Bulletin of the Korean Chemical Society
• /
• 제22권1호
• /
• pp.77-83
• /
• 2001

To gain further insight into the relationship between structure and function of glutathione S-transferase (GST), the four cysteine mutants, C14S, C47S, C101S and C169S, of human GST P1-1 were expressed in Escherichia coli and purified to electrophoretic homogeneity by affinity chromatography on immobilized glutathione (GSH). The catalytic activities of the four mutant enzymes were characterized with five different substrates as well as by their binding to four different inhibitors. Cys14 seems to participate in the catalytic reaction of GST by stabilizing the conformation of the active-site loop, not in the GSH binding directly. The substitution of Cys47 with serine significantly reduces the affinity of GSH binding, although it does not prevent GSH binding. On the other hand, the substitution of Cys101 with serine appears to change the binding affinity of electrophilic substrate by inducing a conformational change of the $\alpha-helix$ D. Cys169 seems to be important for maintaining the stable conformation of the enzyme. In addition, all four cysteine residues are not needed for the steroid isomerase activity of human glutathione S-transferase P1-1.

• Journal of Power Electronics
• /
• 제19권4호
• /
• pp.1000-1010
• /
• 2019

The use of internal-model-based linear controller, such as resonant controller, is a well-established technique for the current control of grid-connected systems. Attractive properties for resonant controllers include their two-sequence tracking ability, the simple control structure, and the reduced computational burden. However, in the case of continuous-designed resonant controller, the transient performance is inevitably degraded at a low switching frequency. Moreover, available design methods for resonant controller is not able to realize the direct design of transient performances, and the anticipated transient performance is mainly achieved through trial and error. To address these problems, the zero-order-hold (ZOH) characteristic and inherent time delay in digital control systems are considered comprehensively in the design, and a corresponding hold-equivalent discrete model of the grid-connected converter is then established. The relationship between the placement of closed-loop poles and the corresponding transient performance is comprehensively investigated to realize the direct mapping relationship between the control gain and the transient response time. For the benefit of automatic tuning and real-time adaption, analytical expressions for controller gains are derived in detail using the required transient response time and system parameters. Simulation and experimental results demonstrate the validity of the proposed method.

• 한국군사과학기술학회지
• /
• 제24권6호
• /
• pp.577-590
• /
• 2021

In this paper, we theoretically analyzed the self-alignment/navigation performance in the accelerometer resonance state generated by dither motion of ring laser gyroscope in LINS and verified it through simulation. As a result of analysis, it is confirmed that the amplitude of the accelerometer measurement amplified in the accelerometer resonance state is decreased in the process of sampling per the navigation calculation period and that frequency is changed by the aliasing effect too. It was also analysed that the attitude error in self-alignment is determined by the amplitude/frequency of the accelerometer measurement, the gain of the self-alignment loop, and the velocity and position error in the navigation is determined by the amplitude/frequency/phase error of the accelerometer measurement. This analysis and simulation results show that the self-alignment and navigation performance is not be degraded only when the amplification factor of the accelerometer measurement in the accelerometer resonance state is 3 or less

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.258-264
• /
• 2023

본 논문에서는 부하전류에 따라 LDO(Low Drop Out) 레귤레이터의 효과적인 동작과 파괴 방지를 위해 ESD(Electro Static Discharge) 보호회로를 내장한 LDO 레귤레이터를 제안한다. 제안하는 LDO 레귤레이터는 additional feedback current 회로구조를 이용하여 LDO 레귤레이터의 출력전압에 따라 더욱 효과적으로 패스 트랜지스터의 게이트 노드 전압을 조절할 수 있다. 또한 기존의 ESD 보호소자에 P+ bridge를 추가하여 SCR 루프 상의 전류 이득을 감소시켜 홀딩 전압을 약 2V 가량 높인 새로운 구조를 내장하여 ESD 상황에 대해 높은 신뢰성을 가질 것으로 예상된다.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.20-25
• /
• 2024

This paper presents a new dualband shared-aperture microstrip antenna to operate in the S-Band of 2 GHz and X-Band of 8 GHz, for a Low Earth Orbit satellite antenna system. The proposed antenna incorporates two types of patches those are a rectangular loop-shaped for the S-Band and a square patch for the X-Band. Each patch are optimized for its respective operating band with minimal interference. The proposed antenna achieves a bandwidth of 16 MHz in the S-Band and 572 MHz in the X-Band. The highest gain is measured 7.14 dBi at 1.99 GHz and 7.95 dBi at 7.88 GHz. The proposed antenna exhibits half power beamwidths of 85 degree and 80 degree at 1.99 GHz and 7.88 GHz, respectively. The proposed dualband shared-aperture microstrip antenna may be a good candidate for as a feeding system of a dualband reflectarray antenna With its unidirectional radiation pattern from excellent agreement between simulation and measurement results.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.34-41
• /
• 2011

본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1 GHz ~ 3.5 GHz로 1.4 GHz의 영역으로 이는 2.4 GHz의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 kHz/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ${\mu}m$ CMOS 공정으로 설계 되었다. 전체전력 소모는 1.2 V 공급전압에서 6.6 mW이며 위상 잡음 성능은 2.4 GHz 중간 주파수의 경우, 1 MHz 오프셋에서 -120.67dBc/Hz 성능을 보이고 있다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2000-2011
• /
• 2001

본 논문에서는 기존 1배속 및 6배속과 같은 저속 DVD 시스템에서 설계되었던 Analog PLL(Phase Locked Loop)을 고배속 동작에 유용하게 디지털화 했으며, 고속인 20배속 DVD 시스템에서의 최적 Digital PLL 모델을 제시하였다. 특히, 고속 DVD 시스템 설계에서 성능 열화의 주요 원인인 bulk delay, 샘플링 클럭 주파수 오타, 비대칭 신호 현상과 같은 채널 영향들을 고려하여 안정적으로 동작할 수 있는 DPLL 설계에 초점을 맞추었다. 우선, DPLL에서는 새로운 타이밍 에러 검출 알고리즘으로 변형된 Early-Late 방법을 제시하였다. 그리고, 비대칭 신호 보정기에는 고속으로 동작하고 안정적으로 보정 역할을 수행하는 영점교차 지점을 이용한 4샘플 신호 보정 알고리즘을 설계하였다. 본 논문에서 제안하는 타이밍 에러 검출기는 기존 방식에 비해 각각, 3dB의 SNR 이득과 지터성능이 4배 향상됨을 볼 수 있었고 또한, 영점교차 지점에서 4샘플 신호를 이용한 보정 알고리즘은 기존 방식에 비해 보상시간의 50% 단축과 2dB의 SNR 이득, 지터 성능의 34% 효율을 볼 수 있었다. 최종적으로 제안된 비대칭 보정기와 DPLL이 통합된 시스템을 BER 성능 평가를 통해서 기존 알고리즘에 비해 제안된 방식이 0.4dB, 2dB 성능 향상을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.126-142
• /
• 2016

This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.

• Nuclear Engineering and Technology
• /
• 제28권2호
• /
• pp.137-149
• /
• 1996

본 연구는 불란서 CEA에서 수행한 부분충수 운전 중 잔열제거계통 기능 상실사고 실험인 BETHSY 실험 6.9c를 CATHARE2 코드를 이용하여 분석하였다. BETHSY 6.9c 실험은 잔열제거 계통 기능상 실시 가압기와 중기발생기 출구공동의 Manway를 통해 노심에서 발생한 증기를 제거하여 계통의 가압 정도를 시험한 것이다. 연구의 주요목적은 사고발생시 예상되는 주요 물리적 현상의 이해와 과도기에 영향을 미치는 민감 변수를 확인하고 CATHARE2 코드의 예측능력을 평가하여, 실제원전의 유사사고 해석에 대한 신뢰성을 확보하는 것이다. 연구결과 CATHARE2 코드는 실험을 통해 관측된 주요 물리적 현상들을 타당하게 예측하였으나, 가압기와 밀림관의 DP를 과대 예측하여 원자로 상부공동의 최대압력을 실험보다 약 7kPa 높게 예측하였다. 노심 노출시간도 노심에서 기포율 분포를 비현실적으로 예측하여 실험보다 약 500초 지연되었다. 실험과 코드의 모의결과를 통하여 노심 노출은 중력주입에 의한 냉각수 보충만으로 충분히 회복될 수 있음을 확인하였다. CATHARE2 코드는 비록 상세한 현상들에 대해 다소 불화실성을 내포하였으나, 전반적인 거동분석에는 타당한 것으로 판단된다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.