• 디지털산업정보학회논문지
• /
• 제20권2호
• /
• pp.63-74
• /
• 2024

This Paper presents a resistive wideband fully differential low-noise amplifier (LNA) designed using a noise-cancellation technique for TV tuner applications. The front-end of the LNA employs a cascode common-gate (CG) configuration, and cross-coupled local feedback is employed between the CG and common-source (CS) stages. The moderate gain at the source of the cascode transistor in the CS stage is utilized to boost the transconductance of the cascode CG stage. This produces higher gain and lower noise figure (NF) than a conventional LNA with inductor. The NF can be further optimized by adjusting the local open-loop gain, thereby distributing the power consumption among the transistors and resistors. Finally, an optimized DC gain is obtained by designing the output resistive network. The proposed LNA, designed in SK Hynix 180 nm CMOS, exhibits improved linearity with a voltage gain of 10.7 dB, and minimum NF of 1.6-1.9 dB over a signal bandwidth of 40 MHz to 1 GHz.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.475-485
• /
• 2010

본 논문에서는 여파기와 안테나 기능을 동시에 수행할 수 있는 새로운 개념의 마이크로스트립 공진기를 제안하고자 한다. 제안한 구조는 바깥쪽 링, 안쪽 링, 원형 패치, 그리고 3개의 포트로 이루어져 있다. 제안하는 구조가 여파기와 안테나로 동작하는 주파수는 각각 주로 안쪽 링과 원형 패치의 반지름에 의해 결정된다. 측정 결과를 통해 마이크로스트립 공진기가 여파기로 동작할 경우 공진 주파수는 0.69 GHz에서 3 dB 대역폭 15.1 %에 삽입 손실이 -1.4 dB의 특성을 보였다. 이 때, 통과 대역 아래 부분에 전달 영점은 0.52 GHz에, 윗부분의 전달 영점은 1.14 GHz와 2.22 GHz에 위치하였다. 위쪽 저지 대역에서 바깥쪽 링의 스터브에 의한 교차 결합(cross coupling)과 안쪽 링에 의해 각각 1개의 전달 영점이 형성된다. 원형 패치는 이중 모드(dual-mode) 특성을 형성하며, 또 다른 전달 영점을 유도한다. 제안한 구조가 안테나로 동작하는 주파수는 2.7 GHz이고, 이득은 3.8 dBi 였다. 여파기와 안테나의 공진 주파수에서 격리도 특성(isolation)이 각각 -25 dB 이하의 좋은 특성을 나타내었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.126-142
• /
• 2016

This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.

• 한국통신학회논문지
• /
• 제32권10C호
• /
• pp.1032-1041
• /
• 2007

위성 기반 측위 시스템은 (global navigation satellite system, GNSS) 위치 기반 기술의 핵심 기술로서, 통신 물리계층으로 직접수열 확산대역 (direct sequence spread spectrum, DS/SS) 시스템을 사용한다. DS/SS 시스템의 성능은 송수신기에서 사용하는 확산 부호의 정확한 동기에 따라 크게 좌우된다. 본 논문은 DS/SS 시스템의 동기기법 가운데 부호 추적 기법에 초점을 맞춘다. 가장 널리 알려진 부호 추적 기법은 이른-늦은 판별기를 사용하는 EL-DLL이다 (delay lock loop with early minus late discriminator). 이상적인 환경에서 EL-DLL은 최적 부호 추정기이다. 그러나 대역 제한된 다중경로 환경에서 EL-DLL은 추적을 통해 정확한 동기시점을 결정한 후에도 여전히 추적편이가 남게 된다. 본 논문에서는 대역 제한된 다중경로 환경에서 EL-DLL의 추적편이 특성 분석을 위해 상관 값이 나타나는 영역을 이른 상관시간 옵셋 영역과 (advanced offset range, AOR) 늦은 상관시간 옵셋 영역으로 (delayed offset range, DOR) 나누어 분석하였다. 분석 결과 대역 제한된 다중경로 환경에서 EL-DLL의 추적편이는 정확한 동기시점을 기준으로 AOR과 DOR에서 상관 값의 대칭성이 왜곡되어 발생하는 제 1형 추적편이와 최고 상관 값이 나타나는 시점이 정확한 동기시점에서 벗어나서 발생하는 제 2형 추적편이로 구별할 수 있으며, 이 가운데 제 2형 추적편이가 추적편이의 대부분을 차지함을 보였다. 또한 AOR과 DOR에서 상관 값 추이 분석을 통해 AOR에서의 상관 값이 DOR에서의 상관 값에 비해 다중경로신호에 의해 덜 왜곡되는 특성을 보였으며, 이를 바탕으로 대역 제한된 GNSS에 적합한 새로운 부호 추적편이 완화 기법을 제안하였다. 제안한 기법은 대역 제한된 다중경로 환경에서 EL-DLL에 비해 정확한 추적이 가능함을 보였다.

• 한국전자파학회논문지
• /
• 제21권3호
• /
• pp.236-244
• /
• 2010

본 논문에서는 기존에 제안된 일반적인 집중 소자 마이너스 군지연 회로가 설계시 사용 가능한 소자 값이 제한되어 있다는 점에 착안하여 마이너스 군지연 회로(Negative Group Delay Circuit: NGDC)를 평면 구조로 설계할 수 있는 방법에 관하여 제안한다. 몇 가지 형태의 집중 소자 회로를 해석하여 마이너스 군지연 특성을 얻을 수 있는 조건을 분석하고, 이를 수식화하여 설계에 이용할 수 있도록 하였다. 또한 전송 선로 공진기의 개념을 도입하여 집중 소자를 분산 소자로 변환할 수 있도록 하였다. 설계 예시로써, 군지연 시간이 -8 ns인 집중 소자 및 평면 구조의 1단 NGDC를 설계하여 비교하였다. 상용 주파수 대역 내에서 엄격한 평탄도 요구 조건을 만족시키는 마이너스 군지연 응답을 얻기 위하여, WCDMA(Wideband Code Division Multiple Access) 하향 대역에서 총군지연 시간이 -5.6 ns, 삽입 손실이 -0.2 dB, 대역폭이 30 MHz(2.125~2.155 GHz)이며, 해당 대역 내에서 삽입 손실 평탄도가 0.1 dB, 군지연 평탄도가 0.5 ns 이내인 평면 구조 2단 NGDC를 제작하였다. 제안하는 NGDC의 유용성을 검토하기 위하여 간단한 신호 상쇄 루프에 대한 실험을 수행하였으며, 뛰어난 신호 상쇄 효과를 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.1-8
• /
• 2007

본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130nm CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320MHz 샘플링 주파수에서 동작하며 10MHz 입력 대역에서 30mW의 전력을 소모하고 최대 SNR 51.36dB를 얻었다.

• Smart Structures and Systems
• /
• 제20권4호
• /
• pp.483-498
• /
• 2017

Real-Time Hybrid Simulation (RTHS) is a powerful and cost-effective dynamic experimental technique. To implement a stable and accurate RTHS, time delay present in the experiment loop needs to be compensated. This delay is mostly introduced by servo-hydraulic actuator dynamics and can be reduced by applying appropriate compensators. Existing compensators have demonstrated effective performance in achieving good tracking performance. Most of them have been focused on their application in cases where the structure under investigation is subjected to inputs with relatively low frequency bandwidth such as earthquake excitations. To advance RTHS as an attractive technique for other engineering applications with broader excitation frequency, a discrete-time feedforward compensator is developed herein via various optimization techniques to enhance the performance of RTHS. The proposed compensator is unique as a discrete-time, model-based feedforward compensator. The feedforward control is chosen because it can substantially improve the reference tracking performance and speed when the plant dynamics is well-understood and modeled. The discrete-time formulation enables the use of inherently stable digital filters for compensator development, and avoids the error induced by continuous-time to discrete-time conversion during the compensator implementation in digital computer. This paper discusses the technical challenges in designing a discrete-time compensator, and proposes several optimal solutions to resolve these challenges. The effectiveness of compensators obtained via these optimal solutions is demonstrated through both numerical and experimental studies. Then, the proposed compensators have been successfully applied to RTHS tests. By comparing these results to results obtained using several existing feedforward compensators, the proposed compensator demonstrates superior performance in both time delay and Root-Mean-Square (RMS) error.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.513-520
• /
• 2003

본 논문에서는 feedforward 구조와 DGS 마이크로스트립 전송선로를 이용한 새로운 2차 주파수 체배기를 제안하였다. Feedforward 구조는 기본 주파수 신호를 억압하는 역할을 하며, DGS 마이크로스트립 전송선로는 3차 이상의 고조파 신호들을 억압하는 데 사용된다. 제안된 2차 주파수 체배기는 불요파 신호들을 효과적으로 쉽게 억압 할 수 있다. 실험적으로 제안된 방법을 1.87 GHz 신호를 3.74 GHz 신호로 체배하는데 적용하였다. 3.74GHz(If))에서의 출력 전력이 -3 dBm일때, 기본 주파수 신호(1,)는 42.9 dB, 3차 고조파 신호(If,)는 20.2 dB, 4차 고조파 신호(4f))는 29.7 dB의 억압 특성을 얻었다. 100 MHz 대역폭에서 변환 손실은 -2.34 dB ~ -5.8dB 였고, 위상잡음 특성은 -97.51 dB/Hz(＠10 kHz)으로 나타났다.

• 한국전자파학회논문지
• /
• 제18권11호
• /
• pp.1262-1270
• /
• 2007

본 논문에서는 feedforward와 post-distortion 기법을 이용하여 평형 증폭기 내에서 발생하는 혼변조 왜곡 성분을 제거할 수 있는 새로운 왜곡 상쇄 메커니즘인 cross post-distortion 선형화 기법을 제안한다. 출력 동적 영역과 대역폭 측면에서 제안하는 선형화 방식은 기존의 feedforward 방식에 뒤지지 않는 성능을 가지고 있으면서 상대적으로 높은 효율을 제공한다. 이론적 뒷받침을 위해 제안하는 시스템과 feedforward 방식의 전력 증폭기와 오차증폭기의 전력 용량을 비교 분석하였고, IMT-2000 대역에서 실제 구현을 통하여 이를 실험적으로 뒷받침하였다. 최대 출력 전력 240 W의 기지국용 상용 대전력 증폭기에 적용했을 때, wideband code division multiple access (WCDMA) 4FA 신호에 대하여 평균 출력 전력 40 dBm에서 약 18.6 dB의 개선 효과를 얻었다. 제작된 전력 증폭기는 WCDMA 신호 기준으로 feedforward 방식에 비해 약 2 % 개선된 효율을 보였다.

• 한국정보과학회논문지:데이타베이스
• /
• 제37권5호
• /
• pp.275-284
• /
• 2010

GPU는 대용량 데이터 처리를 위해 특화된 멀티 코어 기반의 스트림 프로세서로서 빠른 데이터 처리 속도 및 높은 메모리 대역 동의 장점을 가지며, CPU에 비해 가격이 저렴하다. 최근 이러한 GPU의 특성용 활용하여 범용 컴퓨팅 분야에 활용하고자 하는 시도가 계속되고 있다. 엔비디아에서 발표한 범용 병렬 컴퓨팅 아키텍처인 쿠다(CUDA) 프로그래밍 모델의 경우 프로그래머가 GPU 상에서 동작하는 범용 어플리케이션을 보다 손쉽게 개발할 수 있도록 지원한다. 본 논문에서는 쿠다 프로그래밍 모델을 이용하여 기본적인 중첩-반복 스카이라인 알고리즘을 병렬화시킨다. 그리고 스카이라인 알고리즘의 특성을 고려하여 GPU 자원용 효율적으로 사용할 수 있도록 GPU의 메모리 및 명령어 처리율에 중점을 두고 단계적인 최적화를 진행한다. 최적화 단계에 따라 각각 다른 성능 개선이 나타나는 것을 확인하였으며, 그 결과 기본 병렬 중첩-반복 알고리즘에 비해 평균 80%의 성능이 향상됨을 확인하였다.