• 전기학회논문지
• /
• 제67권12호
• /
• pp.1705-1710
• /
• 2018

This paper deals with an analysis of the causes of over current relay(OCR) misoperation in power system with distributed generations(DG). In general, Y-D and Y-Y-D transformer connections are used for grid interconnection of DG. According to the interconnection guideline, the neutral point on Y side should be grounded. However, these transformer connections can lead to OCR misoperation as well as over current ground relay(OCGR) misoperation. Several researches have addressed the OCGR misoperation due to the interaction between transformer connections and zero-sequence voltage of distribution system. Recently, a misoperation of OCR at the point of DG interconnection to the utility system has been also reported. With increasing the interconnections of DG, such OCR as well as OCGR misoperations are expected to increase. In this paper, PSCAD/EMTDC modeling including DG interconnection transformer was performed and various case studies was carried out for identifying the cause of OCR misoperation.

• 한국정밀공학회지
• /
• 제29권12호
• /
• pp.1376-1381
• /
• 2012

Optical devices are used extensively in the field of information network. Increasing demand for optical device, optical interconnection has been a important issue for commercialization. However many problems exist in the interconnection between optical device and optical fiber, and in the case of the multi-channel, problems of the optical alignment and optical array arise. For solving the alignment and array problem of optical device and the optical fiber, we fabricated fiber alignment and array by using imprint technology. Achieved higher precision of optical fiber alignment and array due to fabricating using imprint technology. The silicon stamp with different depth was fabricated using the conventional photolithography. Using the silicon stamp, a nickel stamp was fabricated by electroforming process. We conducted imprint process using the nickel stamp with different depth. The optical alignment and array by fabricating the patterns of optical device and fiber alignment and array using imprint process, and achieved higher precision of decreasing the dimensional error of the patterns by optimization of process. The fabricated optical interconnection of PLC device was measured 3.9 dB and 4.2 dB, lower than criteria specified by international standard.

• 신재생에너지
• /
• 제16권3호
• /
• pp.1-12
• /
• 2020

Shingled technology is the latest cell interconnection technology developed in the photovoltaic (PV) industry due to its reduced resistance loss, low-cost, and innovative electrically conductive adhesive (ECA). There are several advantages associated with shingled technology to develop cell to module (CTM) such as the module area enlargement, low processing temperature, and interconnection; these advantages further improves the energy yield capacity. This review paper provides valuable insight into CTM loss when cells are interconnected by shingled technology to form modules. The fill factor (FF) had improved, further reducing electrical power loss compared to the conventional module interconnection technology. The commercial PV module technology was mainly focused on different performance parameters; the module maximum power point (Pmpp), and module efficiency. The module was then subjected to anti-reflection (AR) coating and encapsulant material to absorb infrared (IR) and ultraviolet (UV) light, which can increase the overall efficiency of the shingled module by up to 24.4%. Module fabrication by shingled interconnection technology uses EGaIn paste; this enables further increases in output power under standard test conditions. Previous research has demonstrated that a total module output power of approximately 400 Wp may be achieved using shingled technology and CTM loss may be reduced to 0.03%, alongside the low cost of fabrication.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권11호
• /
• pp.1353-1362
• /
• 1999

그래프 드로잉이란 추상적인 그래프를 시각적으로 구성하여 2차원 평면상에 그려주는 작업으로 대칭성은 그래프 드로잉시 고려해야 하는 미적 기준들 중에서 그래프의 구조 및 특성을 표현해주는 가장 중요한 기준이다. 그러나 일반 그래프에서 대칭성을 찾아 그려 주는 문제는 NP-hard로 증명이 되어 있기 때문에 현재까지는 트리, 외부평면 그래프, 직병렬 유향 그래프나 평면 그래프 등으로 대상을 한정시켜 연구가 진행되어 왔다. 본 논문에서는 병렬 컴퓨터나 컴퓨터 네트워크 구조를 가시화 시키기 위하여 많이 사용되는 그래프인 상호연결망(interconnection network)의 대칭성을 분석하고 분석된 대칭성을 최대로 보여주는 대칭 드로잉 알고리즘을 제안하였다. 그리고 이를 기반으로 하여 상호연결망의 기존 드로잉 방법들과 본 논문에서 제안한 대칭 드로잉 등 다양한 드로잉을 지원하는 WWW 기반의 상호연결망 드로잉 시스템을 구현하였다.Abstract Graph drawing is constructing a visually-informative drawing of an abstract graph. Symmetry is one of the most important aesthetic criteria that clearly reveals the structures and the properties of graphs. However, the problem of finding geometric symmetry in general graphs is NP-hard. So the previous work has focused on the subclasses of general graphs such as trees, outerplanar graphs, series-parallel digraphs and planar graphs.In this paper, we analyze the geometric symmetry on the various interconnection networks which have many applications in the design of computer networks, parallel computer architectures and other fields of computer science. Based on these analysis, we develope algorithms for constructing the drawings of interconnection networks which show the maximal symmetries.We also design and implement Interconnection Network Drawing System (INDS) on WWW which supports the various drawings including the conventional drawings and our suggested symmetric drawings.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권12호
• /
• pp.656-664
• /
• 2007

Field-Programmable Gate Arrays는 사용자가 프로그램이 가능한 혁신적인 대규모 집적 회로이며 값싸고 빠르게 주문자가 원하는 VLSI 구현할 수 있는 장점을 가지고 있다. 그러나 특정 목적의 프로그램의 속도가 증가했을 때 FPGA가 연산하는 동안의 전력 소모와 연결선의 지연이 FPGA를 프로그램 하는데 중요한 문제점이 된다. 특히 기존 구조에서 사용되는 내부연결선이 전체 FPGA의 전력 중 65%를 소모한다. 이로 인하여 내부연결선이 전력 소모에 큰 영향을 주기 때문에 배선 시 연결선의 길이와 블록 간의 연결선을 줄임으로써 전력 소모를 줄일 수 있다. 배선 시 내부연결선을 줄이기 위한 방안으로 3차원 FPGA가 제안되었다. 하지만 구조의 복잡해짐으로써 오히려 스위치에서 물리적인 연결선들은 더욱 증가하고 스위치의 면적이 증가하는 문제점을 가지게 되었다. 본 논문에서는 복잡성을 낮추어서 물리적인 내부 연결선의 길이를 줄이고, 배선시의 연결선의 길이를 3차원 FPGA만큼 줄일 수 있는 FPGA구조를 제안한다. 그리고 ISE 의 FPGA Editor와 배선 시 길이를 예측하는 프로그램을 사용하여 Xilinx사의 Virtex II FPGA와 3D FPGA의 연결선 구성을 비교한다.

• 한국통신학회논문지
• /
• 제31권12B호
• /
• pp.1099-1111
• /
• 2006

최근 국내 주요 이동통신사들이 W-CDMA R5(HSDPA)망을 본격 상용화함에 따라, 이에 알맞은 새로운 3G 이동통신 접속료 산정방안의 조속한 도입에 대한 필요성이 제기되고 있으나, 이에 대한 체계적인 연구사례를 찾기 힘들다. 본 연구에서는 새로운 접속료 산정방안 도입의 타당성을 검증하기 위하여 3G 이동통신과 관련된 기술, 시장, 규제 측면에 대한 통합적인 분석을 수행한다. 연구결과, 합리적인 접속료 산정과 관련한 3G 망 특성상의 여러 가지 기술적 한계, 이동통신 시장의 발전속도의 가변성, 사전규제의 타당성 검증문제, 그리고 수집 가능한 해외사례 등을 고려했을 때, 즉각적인 원가기반 접속료 산정방안 마련 및 적용은 합리적이지 못하며, 해당 시장의 성숙 또는 All-IP망으로의 진화 이후로 접속료 산정방안 개선시기를 미루는 것이 효율적임을 제안한다.

• Spatial Information Research
• /
• 제21권1호
• /
• pp.15-22
• /
• 2013

최근 u-City, Smart city 등 첨단도시를 구축하려는 다양한 움직임이 있으며, 이러한 첨단도시의 기반인프라로서 공간정보가 필수적인 요소로 인식되고 있다. 그러나 많은 경우에 있어서 기존에 구축된 공간정보 즉 GIS 데이터는 포맷의 다양성으로 인한 자료간 호환성 부족으로 기관간 상호연계 및 대국민 웹서비스 등에서 어려움을 겪어왔다. 이에 본 연구에서는 이기종 분산환경에서 기 구축되어 활용되고 있는 GIS 및 UIS 데이터를 국제표준인 OGC(Open Geospatial Consortium) 표준기반으로 상호연동할 수 있도록 중계역할을 해주는 상호연계서버를 개발하고, 테스트베드 적용을 통해 성능을 검증하였다. 해당 성과는 향후 첨단도시의 통합관제플랫폼 및 화산재해대응플랫폼 등에 적용되어 기 구축 DB의 활용성을 제고하고 시스템의 효율성을 높일 수 있으리라 기대된다.

• 전자공학회논문지SC
• /
• 제39권1호
• /
• pp.24-32
• /
• 2002

본 논문은 다중 컴퓨터 시스템(multicomputer system)에서 사용되는 상호연결망(interconnection network)의 일종인 다단계 상호연결망(multistage interconnection network)에서의 고착고장(stuck-at fault)과 관련된 고장진단(fault diagnosis)에 대해 고찰한다. 지금까지 연구된 바에 의하면 다단계 상호연결망의 고장을 검출하고 위치를 찾기 위채서는 각 고장의 유형에 따라 서로 다른 다수의 과정을 거치거나 몇 번의 테스트를 통한 진단기법을 필요로 한다. 이에 본 논문에서는 단일과정을 통해 대표적인 고착고장의 유형을 검출하고 위치를 찾아내는 고장진단 알고리즘을 제안한다. 즉, 고착고장이 존재하는 임의의 다단계상호연결망에 대하여 고장 스위치 소자의 행과 열의 위치정보 및 고착고장의 유형진단 알고리즘을 제시한다. 마지막으로 다단계 상호연결망의 일종인 16×16 베이스라인 망(baseline network)에서 고착고장이 발생한 스위치의 위치와 유형을 찾는 과정을 통해 제안하는 알고리즘의 효용성을 검증한다.

• 인터넷정보학회논문지
• /
• 제21권1호
• /
• pp.1-15
• /
• 2020

과학기술정보통신부는 2016년 1월부터 전기통신설비의 상호접속 기준에 대한 고시개정을 통해 인터넷망의 상호접속료 정산방식을 기존의 용량 기준 정액제에서 사용 트래픽량 기준의 종량제로 변경하고 접속요금의 상한제를 도입하는 등의 새로운 방식을 도입해 운영해 오고 있다. 본 연구는 인터넷 상호접속 제도의 개선안에 대한 대안을 탐색한다. 이를 위해, 관련 신문 기사를 대상으로 토픽모델링을 통해 주요 쟁점을 탐색하고 이에 대해 AHP 방법론을 적용, 인터넷 상호접속 제도 개선을 위해 고려되어야 할 기준에 대한 상대적 중요도 및 대안의 우선순위를 도출하였다. 인터넷 상호접속제도와 관련된 핵심 전문가들은 가장 중요한 대안 선택 기준은 '해외 사업자에 대한 공정한 과금'으로, 가장 바람직한 대안은 '제도의 일부 개정'으로 평가하였다. 인터넷 상호접속제도 개선을 위한 세부 과제로는 '접속료 산정원칙에 대한 재검토'가 가장 우선되어야 한다고 응답하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.94-101
• /
• 2010

최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.