• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.62-68
• /
• 2007

본 논문에서는 메모리와 곱셈기가 내장된 고속 FPGA(Field Programmable Gate Array)에서 효율적으로 구현할 수 있는 정수 나눗셈 알고리즘을 제안하였다. 제안된 알고리즘은 메모리를 이용한 Look-up Table(LUT)과 곱셈기를 사용하여 반복 계산(Iteration)구조로 FPGA의 자원을 최소화할 수 있으며 반복연산 횟수가 일반적으로 알려진 뺄셈 또는 뺄셈-곱셈에 의한 나눗셈 알고리즘에 비해 매우 적어 Latency를 최소화 할 수 있다. Xilinx사의 Virtex-4 FPGA에 VHDL coding을 통해 Pipeline구조로 구현한 결과 17bit의 정수 나눗셈을 300MSPS( Mega Sample per Second)의 속도로 수행하였다. 또한 일반적으로 사용되고 있는 뺄셈 또는 뺄셈-곱셈 구조에 비해 FPGA의 소요자원인 Slices의 경우 1/6이하, 곱셈기-누산기 수는 1/4이하로 줄일 수 있었으며, 입출력 간의 지연 Latency를 1/3이하로 줄일 수 있어 다른 알고리즘에 비해 매우 효율적인 구조임을 확인하였다.

• 전자공학회논문지CI
• /
• 제41권4호
• /
• pp.31-39
• /
• 2004

현재 ARM7 TDMI 마이크로프로세서는 소프트웨어 루틴들의 반복 알고리듬을 사용하여 정수 나눗셈 연산을 처리하고 있어 많은 명령어 수와 긴 수행 시간을 갖는다. 본 논문은 ARM7 TDMI 마이크로프로세서의 연산기능 중 구현되지 않은 정수 나눗셈 연산 기능을 제안하였다. 이를 위해 부호 없는 정수 나눗셈 명령어인 ‘UDIV’명령어와 부호 있는 정수 나눗셈 명령어인 ‘SDIV’ 명령어를 새로 정의하였으며, 명령어들의 수행하기 위해 ARM7 TDMI 마이크로프로세서의 데이터 패스에 나눗셈 알고리듬을 적용하였다. 적용한 나눗셈 알고리듬은 비복원 알고리듬이며, 기존의 데이터 패스를 최대한 이용하여 추가되는 하드웨어 유닛을 최대한 줄였다. 제안된 방법을 검증하기 위하여 HDL(Hardware Description Language)을 이용하여 RTL(Register Transfer Level)에서 설계하여 시뮬레이션 하였으며, 현재 ARM7 TDMI 마이크로프로세서의 정수 나눗셈 연산 처리 방법과 제안된 구조에서의 정수 나눗셈 연산 처리 방법을 수행 시간과 수행 명령어 수 측면에서 비교하였으며, 기존의 논문에서 제안한 정수 나눗셈기와 수행 시간과 추가되는 하드웨어 면적을 비교하였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제6권1호
• /
• pp.39-46
• /
• 2017

In this paper, we propose an integer frequency offset estimation and compensation method based on PLC preamble correlation in DOCSIS 3.1 Downstream system. The proposed method determines the PLC preamble subcarrier location recovered from PLC data and the one obtained from PLC preamble correlation. We showed the performance of PLC preamble detection in the received signal through the maximum value detection of PLC preamble correlation. Thus we can estimate and compensate for the integer frequency offset by computing the difference of PLC subcarrier locations.

• 한국경영과학회지
• /
• 제39권1호
• /
• pp.13-27
• /
• 2014

In this paper, we deal with a Steiner Ring Star (SRS) problem arising from the design of survivable telecommunication networks. We develop two mixed integer programming formulations for the SRS problem by implementing Miller-Tucker-Zemlin (MTZ) and Sarin-Sherali-Bhootra (SSB) subtour elimination constraints, and then apply the reformulation-linearization technique (RLT) to enhance the lower bound obtained by the LP relaxation. By exploiting the ring-star structure of underlying network, we devise some valid inequalities that tighten the LP relaxation. Computational results demonstrate the effectiveness of the proposed solution procedure.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1391-1394
• /
• 2003

본 논문은 ARM7 TDMI 마이크로프로세서의 연산기능 중 구현되지 알은 나눗셈 연산 기능을 추가로 구현하였다. 이를 위해 ARM ISA(Instruction Set Architecture)에 부호를 고려한 나눗셈 명령어인 'SDIV' 명령어를 추가로 정의하였으며, 나눗셈 알고리즘 Signed Nonrestoring Division을 수행할 수 있도록 ARM7 TDMI 마이크로프로세서의 Data Path를 재 설계하였다. 제안된 방법의 타당성을 검증하기 위하여 현재 ARM7 TDMI 마이크로프로세서의 정수 나눗셈 연산처리 방법과 제안된 구조에서의 정수 나눗셈 연산 처리 방법을 비교하였으며, 그 겉과 수행 cycle의 수가 40％로 감소되는 것을 확인하였다

• 한국정보전자통신기술학회논문지
• /
• 제3권1호
• /
• pp.31-37
• /
• 2010

본 논문에서는 직교 주파수 분할 다중 (orthogonal frequency division multiplexing: OFDM) 기반 지상파 디지털 비디오 방송 (digital video broadcasting-terrestrial: DVB-T) 시스템에서 파일럿을 이용하여 정수 주파수 옵셋을 (integer frequency offset: IFO) 추정하는 새로운 기법을 제안한다. 기존 기법은 IFO를 추정하는데 사용되는 파일럿의 채널응답이 빠르게 변한다는 가정 하에, 파일럿이 제공하는 조합 정보 중 일부분만 이용하여 IFO를 추정한다. 본 논문에서는 IFO 추정 성능을 향상 시킬 수 있도록 파일럿이 제공하는 부가적인 조합 정보를 이용하여 IFO를 추정하는 효율적인 기법을 제안한다. 모의실험을 통해 제안한 기법의 IFO 추정 성능이 기존 기법보다 뛰어남을 확인할 수 있다.

• 한국항해항만학회지
• /
• 제39권1호
• /
• pp.15-21
• /
• 2015

GNSS를 이용한 정밀측위에서 미지정수 결정은 가장 중요한 과정이다. 정확한 미지정수를 추정하는 경우에는 수 mm에서 수 cm의 정밀한 측위결과를 가져오지만 부정확한 미지정수를 사용하는 경우에는 측위결과의 정확도와 정밀도를 보장할 수가 없다. 미지정수 결정은 IR(Integer Rounding), IB(Integer Bootstrapping), ILS(Integer Least Squares) 등의 기법을 기반으로 수행할 수 있다. 이중에서 ILS는 이론적, 실험적으로 가장 좋은 성능을 보여준다. 하지만 다른 기법들과 달리 ILS는 미지정수에 대한 후보를 검색하기 때문에 올바른 미지정수를 판단하기 위한 타당성 검정이 필요하다. 본 논문에서는 타당성 검정 기법간의 실험적인 비교 분석을 수행한다. 실험에는 타당성 검정 기법으로 자주 쓰이는 R-ratio, F-ratio, W-ratio가 사용되었다. 각 타당성 검정 기법의 성능을 정상동작, 검출, 미검출, 오검출로 나누어 평가하였다. 실험결과로 각 타당성 검정 기법의 장단점이 분명하게 나타났으며, 이를 통해 적용환경에 따라 기법이 선택되어야 함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.279-282
• /
• 1999

Frequency divider selects the channel of the frequency synthesizer. General programmable divider has many flip-flops to realize all integer division value and stability problem by using dual modules prescaler. In this paper, a new architecture of programmable divider is proposed and designed to improve these problems. The proposed programmable divider has only thirteen flip-flops. The programmable divider is designed by 0.65${\mu}{\textrm}{m}$ CMOS technology and HSPICE. Operating frequency of the programmable divider is 200MHz with a 3V supply voltage.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제5권3호
• /
• pp.274-279
• /
• 2005

For high-speed fuzzy control systems, an important problem is the improvement of speed for the fuzzy inference, particularly in the consequent part and the defuzzification stage. This paper introduces an algorithm to map real values of the fuzzy membership functions in the consequent part onto an integer grid, as well as a method of eliminating the unnecessary operations of the zero items in the defuzzification stage, allowing a center of gravity method to be implemented with only integer additions and one integer division. A VHDL implementation of the system is presented. The proposed system shows approximately an order of magnitude increase in speed as compared with conventional methods while introducing only a minimal error and can be used in many fuzzy controller applications.

• Management Science and Financial Engineering
• /
• 제12권1호
• /
• pp.127-142
• /
• 2006

In this paper, we present a frequency reassignment problem (FRP) that arises when we add new base stations to resolve hot-spots or to expand the coverage of a code division multiple access (CDMA) network. For this problem, we develop an integer programming (IP) model along with some valid inequalities and preprocessing rules. Also, we develop an effective heuristic procedure that solves two sub-problems induced from the original problem in repetition. Computational results show that the proposed heuristic procedure finds a feasible solution of good quality within reasonable computation time. Also, the lower bound by-produced from the heuristic procedure is quite strong.