• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.461-470
• /
• 1999

준밀리미터파 위성통신 수신용 단말기에 사용되는 위상 배열 안테나에서 안테나 각각의 소자들에 위상차를 주기 위해 사용되는 20 GHz 대역 4-bit 디지털 위상변위기를 pin 다이오드를 이용하여 설계, 제작하였다. 180$^{\circ}$와 90$^{\circ}$위상차를 얻기 위해 링 하이브리드를 이용한 반사형 위상변위기를 설계 제작하였고, 45$^{\circ}$와 22.5$^{\circ}$위상변위기는 부하 선로형으로 설계 제작하여 가장 적은 수의 개수인 8개의 pin 다이오드를 이용하여 위상변위기를 구현할 수 있었다. 제작된 위상변위기는 중심주파수인 20GHz에서 16개의 위상 비트의 평균 위상 오차가 3$^{\circ}$, 최대 위상 오차 6.2$^{\circ}$, 그리고 평균 삽입 손실 6.92dB인 측정 결과를 나타내었다.

• 한국통신학회논문지
• /
• 제19권12호
• /
• pp.2489-2497
• /
• 1994

본 논문에서 하이브리드 기법을 이용한 $7.7\sim8.5GHz$에서 동작하는 10 W 반도체 전력증폭기 개발에 대해 기술하였다. 본 증폭기의 제작과 측정은 위험부담을 최소화하고 제작의 용이성을 증가시키기 위하여 고이득을 위한 전단부, 구동용 중단부, 그리고 고전력부의 3증폭부로 나누어 수행하였으며, 최종 증폭기는 위에서 언급된 3 증폭부, 직류 바이어스 회로, 그리고 온도보상회로를 포함하여 하나의 하우징안에서 구현하였다. 측정된 소신호 이득은 $46\pm1dB$, 입출력 반사손실은 각각 25dB와 27dB 이상이며, 7.7, 8.1, 그리고 8.5 GHz의 3주파수에 대해 1dB 압축점에서의 출력전력은 $39.8\sim40.4dBm$으로서 최대출력전력 10 W를 만족한다. 10 MHz 차이가 있는 두 입력신호에서의 2톤 테스트에서는 출력전력 37.5 dBm에서 13.34 dBc 정도로서 설계시 요구된 사양과 잘 일치함을 알 수 있으며, 제작된 SSPA는 통신용 마이크로파중계기의 하부시스템으로서 부합되는 좋은 성능을 나타냄을 보여준다.

• ETRI Journal
• /
• 제38권5호
• /
• pp.981-987
• /
• 2016

We present a cost-effective dual polarization quadrature phase-shift coherent receiver module using a silica planar lightwave circuit (PLC) hybrid assembly. Two polarization beam splitters and two $90^{\circ}$ optical hybrids are monolithically integrated in one silica PLC chip with an index contrast of $2%-{\Delta}$. Two four-channel spot-size converter integrated waveguide-photodetector (PD) arrays are bonded on PD carriers for transverse-electric/transverse-magnetic polarization, and butt-coupled to a polished facet of the PLC using a simple chip-to-chip bonding method. Instead of a ceramic sub-mount, a low-cost printed circuit board is applied in the module. A stepped CuW block is used to dissipate the heat generated from trans-impedance amplifiers and to vertically align RF transmission lines. The fabricated coherent receiver shows a 3-dB bandwidth of 26 GHz and a common mode rejection ratio of 16 dB at 22 GHz for a local oscillator optical input. A bit error rate of $8.3{\times}10^{-11}$ is achieved at a 112-Gbps back-to-back transmission with off-line digital signal processing.

• 한국전자파학회논문지
• /
• 제18권1호
• /
• pp.15-23
• /
• 2007

본 논문에서는 six-port 위상 상관기와 신호 검파부 그리고 I 및 Q 채널 신호를 복조하는 간단한 구조를 갖는 six-port 직접 변환 QPSK 수신기를 설계하고 제작하였다. Six-port 위상 상관기의 출력 단자간 출력 위상 신호를 해석하고, 출력 단자 신호 간 $90^{\circ}C$ 위상 관계로부터 QPSK신호를 복조하는 간단한 회로의 직접 변환 수신기 구조를 갖는다. Six-port 위상 상관기는 $90^{\circ}C$ 하이브리드 branch line 및 전력 분배기를 가지며, $11.7{\sim}12.0\;GHz$ 주파수 대역에서 설계된 six-port 위상 상관기의 출력 신호는 $^{\circ}$ 이내의 양호한 위상 오차 특성을 갖는다. 또한 직접 변환 수신기 구성 소자간 양호한 정합도 및 진폭 특성에 의해 약 $5^{\circ}$ 이내의 위상 오차를 갖는 I, Q 데이터를 복원하였다.

• 전자공학회논문지S
• /
• 제36S권2호
• /
• pp.120-130
• /
• 1999

본 연구에서는 복권형 하이브리드 스테핑 전동기의 회전자 위치 함수로 주어지는 순시 상전류식을 유도하여 Laad Angle에 따른 순시 상전류값의 변화를 보이고, 특히 여자 펄스 인가후 ${\pi}/2$ 시점의 수닛 상전류값으로부터 회전자 위치 정보를 얻을 수 있음을 이론식 및 컴퓨터 시뮬레이션에 의해 확인하였다. 이러한 사실으로부터 복권형 하이브리드 스테핑 전동기의 폐루프 운전을 위해 회전자 위치 검출기를 사용하지 않고 전동기의 파라미터가 고려된 최적 Lead Angle이 실현된 여자 펄스를 생성시키는 제어기를 마이크로컨트롤러에 의해 구성하고 실험하였다. 구성된 제어기는 A/D 변환기, 프로그래머블 입.출력 타이머 및 전동기 속도에 대한 최적 Lead Angle 값을 갖는 변환 테이블 등의 기능을 갖는 마이크로컨트롤러와 또한 전동기의 속도와 여자 펄스 인가후 ${\pi}/2$ 시점의 순시 상전류값에 대한 정토오크 발생영역에 해당하는 Lead Angle 값을 갖는 변환 테이블을 위한 ROM 등으로 구성되어 외부 부가회로를 최소화하였으며, 전동기의 파라미터 등의 변화에 따른 제어량의 병환 테이블이 내용과 제어 S/W 에 의존함으로써 유연성을 확보하였다. 이와 같이 구성된 복권형 하이브리드 스테핑 전동기의 회전자 위 센서리스 최적 Lead Angle 시의 순시 상전류 파형과 유사한 파형을 얻음으로써 최적 Lead Angle 이 실현되었음을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제17권12호
• /
• pp.31-39
• /
• 2012

본 논문에서는 수용가의 에너지 절감과 최대수요전력 제어를 위하여 마이크로프로세서를 이용한 자동 전압 조정기(AVR)를 제안한다. 제안한 자동 전압 조정기(HS-AVR : Hybrid Switching Automatic Voltage Regulator)는 토로이달 코어에 1개의 직렬 권선과 분리된 4개의 분로 권선으로 구성되어 있는 단권변압기를 사용한다. 변압기의 전압 조정은 직렬 권선과 분로 권선의 연결 방법에 따라 감압/승압이 가능하다. 스위치는 릴레이와 트라이악을 병행하여 사용한다. 스위치의 조작 시 발생하는 권선의 여자돌입전류를 제어하기 위하여 트라이악을 이용하여 연결 상태를 변경하고, 연결 상태 유지 시에는 릴레이를 이용함으로써 스위치 소비 전력을 최소화 한다. 제어 신호는 여자 돌입 전류를 줄이기 위하여 전압 파형에 동기화 하여 제어되며 이를 위하여 소프트웨어 PLL을 사용한다. 소프트웨어 PLL은 전압 파형의 제로크로스, 전압 최고점 등의 동기화에 사용함으로써 스위치와 시스템을 최소화한다. 기존 전압 조절 스위치나 자동 전압 조정기 구조는 여자 돌입 전류로 인한 스위치 접점 손상을 막기 위하여 최대전류를 수용할 수있는 용량으로 구성함으로써 장치 크기가 매우 커지는 문제점이 있었다. 본 논문은 이런 문제를 해결하여 자동 전압 조정기의 크기를 줄이고 효율을 높이는 방법을 제안하였다.

• 한국재료학회지
• /
• 제7권3호
• /
• pp.175-179
• /
• 1997

고밀도 고기능 전자기기의 발전과 고주파 이동통신의 증대에 따라 전자소자의 소형화, 집적화가 요구되고 있으며, 이는 전자소자의 박막화를 필요로 한다. 캐패시터, 인덕터는 전기 회로를 구성하는 기본적인 소자로서 그 응용 범위는 무수히 많으며, 따라서 이들 소자의 박막화는 전자소자의 소형화, 경량화에 큰 영향을 끼치리라 생각된다. 본 연구에서는 강자성 및 강유전 산화물 박막을 이용하여 인덕터, 캐터시터, LC 복합소자를 제조하였다. 고온 산화분위기에서 안정한 Au를 리프트 오프법으로 금속배선 패턴을 향상하였고, 스퍼터링, 화학기상증착법 등을 이용하여 산화물 박막을 증착하였다. 0.5-15GHz에서 network analyzer로 측정하고 Microwave Design System으로 분석한 결과 5nH의 인덕턴스, 10,000pF의 캐패스턴스, $10^{6}-10^{9}Hz$ 정도의 공진 주파수 값을 얻었다.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.69-77
• /
• 1998

본 논문에서는 대규모 집적회로 설계에 있어 효율적이고 안정된 분할을 위한 새로운 다단 분할 방법을 제안한다. 대규모 회로의 설계에 반복적인 분할 개선 방법을 적용함에 있어 성능의 한계를 극복하기 위해 제안된 다단 분할 방법은 분할 계층구조의 형성 방식에 의해 그 성능이 결정되었다. 기존에 제안된 대부분의 다단 분할 방법은 계층구조를 형성하는 과정에서 실험에 의한 인위적인 제한 조건을 설정하여 분할 결과의 안정성이 저하되는 문제가 있었다. 이러한 안정성의 결여는 반복 수행시의 분할 결과 편차가 매우 커지는 상황을 초래한다. 본 논문에서는 이러한 인위적인 제한 조건의 설정을 최소화하고 계층구조 형성 과정에서 현재 회로 연결 상태를 고려하여 자율적인 제한조건에 의해 클러스터링을 수행하는 새로운 계층구조 형성 방식을 제안한다. 제안된 방법에 의해 형성된 분할 계층구조는 HYIP/sup 11/의 하이브리드 버켓을 이용한 분할 개선방법을 반복적으로 적용하여 분할 결과를 얻는다. 본 다단 분할 방법은 ACM/SIGDA에서 제공한 벤치마크회로를 대상으로 실험한 결과 기존 분할 방식/sup [3] [4] [5] [8] [9]/에 비해 약 10-40% 가량의 최소 cutsize 감소 효과가 있었고 기존의 다단 분할 방법 중에 가장 효율적인 방법으로 평가되는 ML/sup [10]/에 비해 제안된 방법이 최소 cutsize에 있어서는 약 5%, 평균 outsize에 있어서는 평균 20%이상의 성능 향상을 가져 왔다. 더욱이 제안된 방법을 10회 수행한 결과가 ML 방법을 100회 수행한 결과 보다 앞서는 성능을 보였다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.65-72
• /
• 2013

본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.75-75
• /
• 2015

Strong interactions between electromagnetic radiation and electrons at metallic interfaces or in metallic nanostructures lead to resonant oscillations called surface plasmon resonance with fascinating properties: light confinement in subwavelength dimensions and enhancement of optical near fields, just to name a few [1,2]. By utilizing the properties enabled by geometry dependent localization of surface plasmons, metal photonics or plasmonics offers a promise of enabling novel photonic components and systems for integrated photonics or sensing applications [3-5]. The versatility of the nanoplasmonic platform is described in this talk on three folds: our findings on an enhanced ultracompact photodetector based on nanoridge plasmonics for photonic integrated circuit applications [3], a colorimetric sensing of miRNA based on a nanoplasmonic core-satellite assembly for label-free and on-chip sensing applications [4], and a controlled fabrication of plasmonic nanostructures on a flexible substrate based on a transfer printing process for ultra-sensitive and noise free flexible bio-sensing applications [5]. For integrated photonics, nanoplasmonics offers interesting opportunities providing the material and dimensional compatibility with ultra-small silicon electronics and the integrative functionality using hybrid photonic and electronic nanostructures. For sensing applications, remarkable changes in scattering colors stemming from a plasmonic coupling effect of gold nanoplasmonic particles have been utilized to demonstrate a detection of microRNAs at the femtomolar level with selectivity. As top-down or bottom-up fabrication of such nanoscale structures is limited to more conventional substrates, we have approached the controlled fabrication of highly ordered nanostructures using a transfer printing of pre-functionalized nanodisks on flexible substrates for more enabling applications of nanoplasmonics.