• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.1-6
• /
• 2010

본 논문에서는 문자나 그래픽 같은 매우 간단한 메시지만을 표출하고 있는 소형 LED 전광판에서도 동영상이 표출될 수 있도록 임베디드 시스템을 이용한 프로세서를 설계하였다. 구현 방법으로는 임베디드 시스템에서 출력되는 24Bit의 디지털 동영상을 표출할 수 있도록 하기위하여 비디오 프로세서와 LED Display Panel을 설계한 동영상 LED 전광판을 제작하였다. 감마 보정, 밝기, 색 대비조정, 스케줄 기능, 인터넷에 의한 표출영상 변환 및 저장장치를 내장하였으며, 그래픽, 동영상 등을 소형LED 전광판에서 표출할 수 있도록 Windows CE 기반의 응용 프로그램을 설계하였다.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2675-2680
• /
• 2010

3D 그래픽을 처리하는 연산 과정에는 고정적인 연산만을 수행하는 영역과 Shader 등과 같은 명령어에 의한 프로그래밍이 요구되는 영역이 구분되어 있다. 이러한 3D 파이프라인의 특성을 고려하여 fixed 구조로 설계한 graphics hardware와 명령어 기반의 programmable hardware를 혼합한 구조로 설계하면 효율적인 그래픽 처리가 가능하다. 본 논문에서는 이러한 혼합 구조에 적합한 OpenGL ES(Open Graphics Library Embedded System) 2.0을 지원하는 Fragment Shader를 설계하였다. fixed hardware와 Shader간 데이터 입출력으로 인해 발생할 수 있는 전체 파이프라인의 지연을 줄일 수 있도록 내부 인터페이스를 최적화하였으며 Shader 내부 레지스터 그룹을 interleaved 구조로 설계하여 레지스터 면적과 처리 속도를 개선하였다.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.590-595
• /
• 2015

본 논문은 타일 기반 레스터라이져에서 연산이 필요하지 않은 하위 계층에 대한 호출을 막아 연산의 효율을 올릴수 있는 계층 구조의 설계를 제안한다. 제안하는 계층 구조는 내외부 판정과 각 하위 계층이 가지는 타일의 최대 좌표값, 최소 좌표값을 이용하여 하위 계층을 3가지 형태로 분류한다. 각 하위 계층이 분류되는 형태에 따라 해당 계층의 연산의 필요 여부를 구분할 수 있으며 연산이 필요하지 않는 하위 계층에 대한 호출을 수행하지 않는 것으로 그래픽 처리과정의 전체 연산량을 줄일 수 있다. 제안하는 구조를 이용하여 하위 계층의 분류를 통해 그래픽 처리의 연산 시간을 줄일 수 있으며 3D 모델을 구성하는 정점의 밀집도가 클수록 높은 효율을 보인다.

• 대한조현병학회지
• /
• 제23권1호
• /
• pp.15-28
• /
• 2020

Objectives: This study investigated the relationship between clock-drawing test (CDT) performance and neuropsychological functions in patients with chronic schizophrenia. Methods: Thirty-one patients with schizophrenia and 30 healthy controls participated in this study. The CDT was administered in three conditions and analyzed using both quantitative and qualitative scoring systems. Comprehensive neuropsychological tests were administered. Results: The results of the quantitative analysis showed that the schizophrenia group performed significantly worse in all three conditions of the CDT compared with the control group. However, no significant differences were observed between the two groups, when the IQ and educational level were controlled. The qualitative analysis showed that the schizophrenia group exhibited significantly more errors in "graphic difficulty" compared with the control group. In addition, CDT quantitative scores were significantly correlated with visuospatial function, memory, attention and executive functions in patients with schizophrenia. Conversely, each qualitative error type was correlated with specific cognitive domains. Furthermore, "graphic difficulty" and "spatial/planning deficit" were identified as predictors of depression symptoms in patients with schizophrenia. Conclusion: The present study demonstrated that the CDT is useful for assessing cognitive dysfunctions in patients with schizophrenia, while qualitative analyses provide more specific information about cognitive deficits compared with quantitative analyses.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.1784-1787
• /
• 2010

General Purpose Graphic Processing Unit (GPGPU) computing is a technique that utilizes the high-performance many-core processors of high-end graphic cards for general-purpose computations such as 3D graphics, video/image processing, computer vision, scientific computing, HPC and many more. GPGPUs offer a vast amount of raw computing power, but programming is extremely challenging because of hardware idiosyncrasies. The open computing language (OpenCL) has been proposed as a vendor-independent GPGPU programming interface. OpenCL is very close to the hardware and thus does little to increase GPGPU programmability. In this paper we present how a set of digital camera image signal processing (ISP) filters can be realized efficiently on GPGPUs using OpenCL. Although we found ISP filters to be memory-bound computations, our GPGPU implementations achieve speedups of up to a factor of 64.8 over their sequential counterparts. On GPGPUs, our proposed optimizations achieved speedups between 145% and 275% over their baseline GPGPU implementations. Our experiments have been conducted on a Geforce GTX 275; because of OpenCL we expect our optimizations to be applicable to other architectures as well.

• 한국멀티미디어학회논문지
• /
• 제19권2호
• /
• pp.411-417
• /
• 2016

Since the development of Graphic Processing Unit (GPU) in 1999, the development speed of GPUs has become much faster than that of CPUs and currently, the computational power of GPUs exceeds CPUs dozens and hundreds times in terms of decimal calculations and costs much less. Owing to recent technological development of hardwares, general-purpose computing and utilization using GPUs are on the rise. Thus, in this paper, we have identified the elements to be considered for the Smart Grid Security. Focusing on a Performance Improvement of the Basic Algorithm for the Stateful Inspection to Detect DDoS Attacks using CUDA. In the program, we compared the search speeds of GPU against CPU while they search for the suffix trees. For the computation, the system constraints and specifications were made identical during the experiment. We were able to understand from the results of the experiment that the problem-solving capability improves when GPU is used. The other finding was that performance of the system had been enhanced when shared memory was used explicitly instead of a global memory as the volume of data became larger.

• Journal of information and communication convergence engineering
• /
• 제12권3호
• /
• pp.186-192
• /
• 2014

Monolithic three-dimensional integrated chips (3D ICs) are an emerging technology that offers an integration density that is some orders of magnitude higher than the conventional through-silicon-via (TSV)-based 3D ICs. This is due to a sequential integration process that enables extremely small monolithic inter-tier vias (MIVs). For a monolithic 3D memory, we first explore the static random-access memory (SRAM) design. Next, for digital logic, we explore several design styles. The first is transistor-level, which is a design style unique to monolithic 3D ICs that are enabled by the ultra-high-density of MIVs. We also explore gate-level and block-level design styles, which are available for TSV-based 3D ICs. For each of these design styles, we present techniques to obtain the graphic database system (GDS) layouts, and perform a signoff-quality performance and power analysis. We also discuss various challenges facing monolithic 3D ICs, such as achieving 50% footprint reduction over two-dimensional (2D) ICs, routing congestion, power delivery network design, and thermal issues. Finally, we present design techniques to overcome these challenges.

• 한국인터넷방송통신학회논문지
• /
• 제10권5호
• /
• pp.97-103
• /
• 2010

2차원 그래픽을 3차원 그래픽으로 변환하기 위한 삼차원 그래픽 알고리즘들은 복잡하고 다양한 기법의 사용으로 인하여 대규모의 반복 연산이 요구되고, 이로 인하여 실시간 삼차원 그래픽의 처리가 어려운 경우가 많다. 본 논문은 삼차원 그래픽 처리와 관련된 여러 가지 알고리즘 중에서 Phong Shading 알고리즘의 병렬처리 방법과 고속 하드웨어 처리를 위한 삼차원 그래픽 가속기에 관한 것으로, Park's 다중접근 기억장치와 다수의 연산기로 구성된 SIMD처리기를 사용한 삼차원 그래픽 가속기 구조를 제안하고 있으며, 제안된 가속기 구조를 HDL을 사용한 시뮬레이션을 통해 본 논문에서 제안된 삼차원 그래픽 가속기에 의해 복잡한 알고리즘을 갖은 어떠한 삼차원 그래픽 알고리즘도 병렬 처리 알고리즘을 적용하여 SIMD 가속기에 의한 실시간 처리가 가능함을 보였다.

• 디지털콘텐츠학회 논문지
• /
• 제9권3호
• /
• pp.371-377
• /
• 2008

최근 GPU 성능은 CPU 성장 속도에 비하여 급속도로 증가하고 있으며 계산이 많이 요구되는 다양한 응용 프로그램에서 GPU를 이용하려는 시도가 활발히 진행되고 있다. 본 논문에서는 GPU 프로그래밍 언어인 CG를 이용하여 MPEG-2 디코더를 구현하였다. 제안된 방법은 텍스쳐 데이터를 사용하여 비디오 표준에 맞춘 블록 렌더링을 하는 방식이며, 이는 스트림 프로세싱 구조인 GPU의 파이프라인을 이용하여 높은 병렬성을 가지고 실행된다. 또한 시스템 메모리와 GPU 사이의 데이터 대역폭을 줄이기 위해 그래픽 카드의 지역 메모리를 사용한다. 제안한 방법을 적용한 결과 CPU 보다 2배 이상의 성능 향상을 볼 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.538-541
• /
• 2014

점차 사람들이 요구하는 스마트폰의 사양이 높아지면서 빠른 속도의 무선통신, 높은 화소의 카메라와 그래픽 처리 능력 등의 기능을 갖춘 고성능의 스마트폰이 등장하였다. 이에 전통적인 AR(Augment Reality) 기술이 모바일 기기에서 가능해지면서 AR이 스마트폰 어플리케이션으로 보급되어 휴대성이 증대 되었다. 하지만 스마트폰에서 구현된 AR은 어플리케이션의 메모리 사용량이 높다는 문제점이 있다. 본 연구는 이러한 메모리 문제점을 해결하기 위하여 증강현실 오픈소스인 Mixare을 활용하여 설계 및 구현하였고 이를 기반으로 모바일 기반 증강현실 어플리케이션의 메모리 사용량의 감소방안을 제시한다.