• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 한국음향학회지
• /
• 제20권8호
• /
• pp.58-66
• /
• 2001

본논문에서는 LFM (Linear Frequency Modulated) 신호를 사용하는 능동소나에서 적은 연산량으로 표적반사신호의 시간지연과 도플러를 추정하는 기법을 제안하였다. 제안한 기법에서는 일반적인 추정기법들이 가지는 연산량의 문제를 해결하기 위해 LFM 신호의 상호모호함수 (cross ambiguity function)에서 시간지연과 도플러의 관계를 나타내는 대수적인 관계식을 이용하였다. FML (Fast Maximum Likelihood) 기법을 기반으로 하여 시간지연과 도플러의 대수적 관계식을 유도하였으며, 이를 이용하여 일반적인 2차원 탐색 대신 2번의 1차원 탐색으로 시간지연과 도플러를 추정하였다. 다양한 신호대 잡음비 (SNR)에서 제안한 알고리즘의 추정오차를 분석하였으며, 제안한 알고리즘이 우수한 추정 성능을 보임을 확인하였다.

• 대한전자공학회논문지
• /
• 제13권6호
• /
• pp.1-6
• /
• 1976

탄성파 지연선의 진동자에서 전단과 지연매질사이의 접착제의 두께를 고려하여 변환손실을 계산하는 방법을 제안하며, 수치계산결과 접착제의 두께가 진동자 두께의 1/100정도 이하로 하여야 하며 전극의 두께가 진동자 두께의 1/10정도 될 때 중심주파수의 이동이 생진다. 접착제의 두께를 진동자와 거의 같거나 그 이상으로 하면 주파수 대역폭에서 현상이 점점 커지게 된다. In this paper, the methode of calculating conversion loss is proposed by considering the thickness of bonding medium between electrode and delay material in the vibrator of Elastic delay lines. As the result of computations using digital computer, it is shown that the thickness of bonding medium must be less than about 1/100 of the thickness of vibrator and when the thickness of electrode is about 1110 of vibrator, the center fnequency is shifted. When the thickness of bonding medium is equal to or more than the thickness of vibrator, the 리uctuations in frequency Bandwidth become larger and larger.

• 한국음향학회지
• /
• 제26권6호
• /
• pp.243-249
• /
• 2007

본 논문은 Group Delay(GD)를 이용한 음성신호 기반의 효과적인 성별인식 시스템을 제안한다. 일반적인 음성 인식과 관련된 시스템에서 사용되는 특징들은 위상에 관한 정보를 제거한 크기만의 정보를 이용하여 구성한다. 본 연구에서는 위상에 관한 정보를 토대로 유도되어 지는 GD의 성별에 따른 특징을 알아보고, 보다 향상된 성별인식을 위해 MFCC(Mel-frequency cepstral coefficient), LPC(linear predictive coding) 계수, 반사계수(reflection coefficient) 그리고 포만트(formant)등과 같은 크기 정보와 GD를 이용한 결합 특징 벡터를 적용하였다. 실험을 통해 성별에 따른 GD의 특징을 확인할 수 있었고, 이를 이용한 제안된 특징 벡터를 사용했을 때 우수한 인식 성능을 얻을 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.963-966
• /
• 2003

This paper proposes a new locking algorithm of the delay locked loop (DLL) which reduces the lock-acquisition time and eliminates false locking problem to enlarge the operating frequency range. The proposed DLL uses the modified phase frequency detector (MPFD) and the modified charge pump (MCP) to avoid the false locking problem. Adopting a new lock detector that measures delay between elects helps the fast lock-acquisition time greatly. The idea has been confirmed by HSPICE simulations in a 0.35-${\mu}{\textrm}{m}$ CMOS process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.975-978
• /
• 1999

The transmission line effects of IC interconnects have a substantial effect on a hish-speed VLSI circuit performance. The effective transmission lime parameters are changed with the increase of the operation frequency because of the skin of the skin effect, proximity effect, and silicon substrate. A new signal delay estimation methodology based on the RLC-distributed circuit model is presented ［2］. The methodology is demonstrated by using SPICE simulation and a high-frequency experiment technique.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.137-144
• /
• 2013

125 MHz 동작 주파수에서 32개의 다중 위상의 클럭을 출력하는 지연 고정 루프(DLL: delay-locked loop)를 제안한다. 제안된 다중 위상 지연 고정루프는 delay line의 differential non-linearity (DNL)를 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. 또한, $4{\times}8$ matrix delay line 입력 단의 네 지점에 공급되는 클럭의 위상을 보정함으로써 제안하는 지연 고정 루프의 integral non-linearity (INL)을 개선한다. 제안된 지연 고정 루프는 1.2 V의 공급전압을 이용하는 $0.11-{\mu}m$ CMOS 공정에서 제작하였다. 제작된 지연 고정 루프는 40 MHz에서 280 MHz의 동작 주파수 범위를 가지며, 125 MHz 동작 주파수에서 측정된 DNL과 INL은 각각 +0.14/-0.496 LSB, +0.46/-0.404 LSB이다. 입력 클럭의 peak-to-peak jitter가 12.9 ps일 때 출력 클럭의 측정된 peak-to-peak jitter는 30 ps이다. 제작된 고정 지연 루프의 면적과 전력 소모는 각각 $480{\times}550{\mu}m^2$과 9.6 mW이다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1136-1141
• /
• 2004

This paper presents a control method for time-delay systems and verifies the performance of the designed control system via real experiments. Specifically, the control method is applied to a flexible-link system with time delays. The method combines time- and frequency-domain controllers: linear quadratic optimal controller (or LQR) and lag compensator. The LQR is used to stabilize the system in optimal fashion, whereas the lag compensator is used to compensate time-delay effects by increasing the delay margin of the system. With this methodology, the maximum allowable time delay can be increased significantly. The proposed method is simple but quite practical for time-delay system control as it is based on the conventional loop-shaping method, which gives practical insights on delay-phase relationship. Simulation and experiment results show that the method presented in this paper is feasible and practical.

• Journal of Power Electronics
• /
• 제12권5호
• /
• pp.715-722
• /
• 2012

New discrete time domain models for the peak current controlled (PCC) power LED drivers in continuous conduction mode include for the first time the effects of the time delay in the pulse-width-modulator. Realistic amounts of time delay are found to have significant effects on the average output LED current and on the critical inductor value at the boundary between the two conduction modes. Especially, the time delay can provide an accurate LED current for the PCC buck converter with a wide input voltage. The models can also predict the critical inductor value at the mode boundary as functions of the input voltage and the time delay. The overshoot of the peak inductor current due to the time delay results in the increase of the average output current and the reduction of the critical inductor value at the mode boundary in all converters. Experimental results are presented for the PCC buck LED driver with constant-frequency controller.

• 국제학술발표논문집
• /
• The 9th International Conference on Construction Engineering and Project Management
• /
• pp.213-221
• /
• 2022

Defects are the risk factors in the construction process of buildings. They cause damage, delaying the construction duration. They especially cause adverse effects on the top-down construction method. This study analyzed the degree of construction delay induced by each work type, focusing on defects in the top-down method. Then, we derived construction delay induction coefficient from different work types in order by using the severity of construction delay per defect and the occurrence probability of defect; this assessment model measures the impact of defects on construction delay for each work type. Furthermore, by comparing each work type based on the defect frequency and the construction delay induction coefficient, we found work types that need to be administered attentively. We identified that plastering work was easy to overlook, requiring caution in defect management. This study provides an efficient defect management system suitable for the buildings that are built using the top-down construction method.