• 제목/요약/키워드: flash memory device

검색결과 164건 처리시간 0.024초

저전력과 응답시간 향상을 위한 하이브리드 하드디스크의 입출력 기법 (I/O Scheme of Hybrid Hard Disk Drive for Low Power Consumption and Effective Response Time)

  • 김정원
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권10호
    • /
    • pp.23-31
    • /
    • 2011
  • 최근 전력소모와 읽기 성능이 우수한 Solid state disk(SSD)가 많이 사용되고 있으나 가격이 고가이고 삭제 및 쓰기 연산의 효율이 낮은 것이 단점이다. 이것을 보완하기 위한 저장장치의 일종이 하이브리드 하드디스크 (H-HDD: Hybrid Hard disk drive)인데 하드디스크 내부에 플래시 메모리(NVCache: Non-volatile Cache)를 장착하여 디스크블록의 캐시로 사용한다. 본 논문에서는 H-HDD의 저전력과 응답시간을 향상시키기 위해 NVCache의 선반입 및 관리 기법을 제안한다. 제안하는 기법은 NVCache를 읽기 캐시를 위주로 사용하고 쓰기캐시는 디스크 헤드와 스핀들의 상황에 따라 쓰기 연산을 지원한다. 읽기 캐시의 경우 시간적, 지역적 지역성을 동시에 고려하여 선반입을 통해 응답시간과 전력 소모를 감소시키고 쓰기 캐시의 경우 디스크 스핀들의 동작 상태에 따라 NVCache에 쓰기를 실시하여 저전력과 응답성을 향상시키고자한다.

Single-Electron Logic Cells and SET/FET Hybrid Integrated Circuits

  • Kim, S.J.;Lee, C.K.;Lee, J.U.;Choi, S.J.;Hwang, J.H.;Lee, S.E.;Choi, J.B.;Park, K.S.;Lee, W.H.;Paik, I.B.;Kang, J.S.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권1호
    • /
    • pp.52-58
    • /
    • 2006
  • Single-electron transistor (SET)-based logic cells and SET/FET hybrid integrated circuits have been fabricated on SOI chips. The input-output voltage transfer characteristic of the SET-based complementary logic cell shows an inverting behavior where the output voltage gain is estimated to be about 1.2 at 4.2K. The SET/FET output driver, consisting of one SET and three FETs, yields a high voltage gain of 13 and power amplification with a wide-range output window for driving next circuit. Finally, the SET/FET literal gate for a multi-valued logic cell, comprising of an SET, an FET and a constant-current load, displays a periodic voltage output of high/low level multiple switching with a swing as high as 200mV. The multiple switching functionality of all the fabricated logic circuits could be enhanced by utilizing a side gate incorporated to each SET component to enable the phase control of Coulomb oscillations, which is one of the unique characteristics of the SET-based logic circuits.

Influence of the hydrogen post-annealing on the electrical properties of metal/alumina/silicon-nitride/silicon-oxide/silicon capacitors for flash memories

  • Kim, Hee-Dong;An, Ho-Myoung;Seo, Yu-Jeong;Zhang, Yong-Jie;Kim, Tae-Geun
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
    • /
    • pp.122-122
    • /
    • 2008
  • Recently, Metal/Alumina/Silicon-Nitride/Silicon-Oxide/Silicon (MANOS) structures are one of the most attractive candidates to realize vertical scaling of high-density NAND flash memory [1]. However, as ANO layers are miniaturized, negative and positive bias temperature instability (NBTI/PBTI), such as the flat band voltage shift, ${\Delta}V_{FB}$, the interfacial trap density increase, ${\Delta}D_{it}$, the gate leakage current, ${\Delta}I_G$. and the retention characteristics, in MONOS capacitors, becomes an important issue in terms of reliability. It is well known that tunnel oxide degradation is a result of the oxide and interfacial traps generation during FN (Fowler-Nordheim) stress [2]. Because the bias temperature stress causes an increase of both interfacial-traps and fixed oxide charge could be a factor, witch can degrade device reliability during the program and erase operation. However, few studies on NBTI/PBTI have been conducted on improving the reliability of MONOS devices. In this work, we investigate the effect of post-annealing gas on bias temperature instability (BTI), such as the flat band voltage shift, ${\Delta}V_{FB}$, the interfacial trap density shift, ${\Delta}I_G$ retention characteristics, and the gate leakage current characteristics of MANOS capacitors. MANOS samples annealed at $950^{\circ}C$ for 30 s by a rapid thermal process were treated via additional annealing in a furnace, using annealing gases $N_2$ and $N_2-H_2$ (2 % hydrogen and 98 % nitrogen mixture gases) at $450^{\circ}C$ for 30 min. MANOS samples annealed in $N_2-H_2$ ambient had the lowest flat band voltage shift, ${\Delta}V_{FB}$ = 1.09/0.63 V at the program/erase state, and the good retention characteristics, 123/84 mV/decade at the program/erase state more than the sample annealed at $N_2$ ambient.

  • PDF

PUF 기반의 보안 USB 인증 및 키 관리 기법 (The Authentication and Key Management Method based on PUF for Secure USB)

  • 이종훈;박정수;정승욱;정수환
    • 한국통신학회논문지
    • /
    • 제38B권12호
    • /
    • pp.944-953
    • /
    • 2013
  • 최근 USB는 소형화되고 저장 공간도 대용량화되어 활성화되는 반면, USB를 통해 중요한 데이터들이 유출되는 사고로 이어지고 있다. 이와 같은 심각한 문제에 대처하기 위해 보안업체는 데이터 암 복호화, 사용자 인증 및 식별, 데이터의 임의복제 방지, 분실 시 데이터 삭제, 보안 USB 관리 시스템 등 다양한 보안기능을 적용한 보안 USB 제품들을 출시하고 있다. 하지만 물리적인 플래시 메모리 분리, 패스워드 해킹 및 메모리덤프를 통한 비밀번호 획득, 그리고 지문인증 우회 기법 등 다양한 공격 기법들이 등장하고 있다. 따라서 보안 USB에 관한 보안 기술도 많은 위협들을 고려하여 보완되어야 할 것이다. 보안 USB로서 기본적으로 갖추어야 할 요소는 강력하고 안전한 인증 및 데이터 암복호화 기술이다. 기존의 보안 USB에서는 패스워드를 통한 사용자 인증 기술을 적용하고 있으며 이에 대한 취약점들이 계속해서 등장하고 있기 때문에 더 안전한 인증 기법이 필요하다. 또한 데이터 암복화를 위해서는 암호모듈 칩을 활용하고 있지만 키 관리 문제도 고려할 사항이다. 그러므로 본 논문에서는 안전한 인증을 위해서 PUF (Physical Unclonable Function)를 기반으로 보안 USB와 인증서버 간에 상호인증 기법과 키 관리 기법을 제안한다. 또한 보안 USB는 USB 내에 저장되는 데이터의 메타정보와 인증정보 대한 로그를 인증서버에 저장함으로써 체계적인 관리를 제공한다.