• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.62-70
• /
• 2000

본 논문은 한국어 숫자음 인식을 HMM과 DTW 프로그램을 사용한 필터 뱅크로 수행하였다. 스펙트럼 분석은 주로 성도의 모양에 의한 음성 신호 특징을 나타낸다. 그리고 음성의 스펙트럼 특징은 일반적으로 정의된 주파수 범위에서 적절하게 집중된 스펙트럼, 즉 필터뱅크를 통과해 나가는 것에 의해 얻을 수 있다. 또한 8 개의 밴드 패스 필터는 인간 귀의 지각적인 청취력에 의해 나누었다. 정의된 주파수 범위는 320-330, 450-460, 640-650, 840-850, 900-1000, 1100-1200, 2000-2100, 3900-4000㎐이고, 샘플링 주파수는 8㎑ 이다. 그리고 프레임 폭은 20㎳, 주기는 10㎳이다. 실험 결과는 한국어 숫자음 음성인식에 대해 필터 뱅크를 사용하는 경우 HMM보다 DTW의 인식율이 더 높은 인식율이 나오는 것을 확인 할 수가 있었다. 필터 뱅크를 이용한 한국어 숫자음 인식율은 24차 밴드패스필터에서 93.3%, 16차 밴드패스필터에서, 89.1%, 8차 밴드 패스필터의 하드웨어 음성 다이얼링 시스템에서 88.9%의 인식율을 나타내었다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.24-31
• /
• 2011

동영상 잡음 제거에 있어서 비지역적 평균 기반 시공간 잡음 제거 알고리즘을 제안한다. 기존에 제시된 비지역적 평균 기반 알고리즘은 잡음 제거에 우수한 성능을 보이지만 연산량이 많고 여러 장의 장면 기억장치가 필요하기 때문에 하드웨어 시스템 구현에 많은 어려움이 있다. 그러므로 제안된 알고리즘에서는 무한 충격 응답 기반 시간 영역 잡음 제거 알고리즘을 도입하여 움직임이 적은 영역에서는 자연스러운 잡음 제거가 가능하며 움직임이 많은 영역에서는 연산량 측면에서 효율성을 고려하여 개선된 비지역적 평균 기반 잡음 제거 알고리즘을 적용하여 움직임에 의한 흐려짐을 최소화 하면서 잡음 제거를 수행하였다. 다양한 잡음 정도를 갖는 시험 영상에 대한 실험을 통해 수치적, 시각적 측면에서 각각 비교하여 제안된 알고리즘의 성능이 기존의 알고리즘과 대등하거나 촬영 영상에 따라서는 우수한 성능을 보임을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제24권12호
• /
• pp.35-41
• /
• 2019

본 논문에서는 원격 제어 홀로그램 기반 인터랙티브 사이니지 디자인에 대해 제안한다. 제안한 방식은 Raspberry Pi 하드웨어 플랫폼 및 Intel realsense r200 카메라를 사용하여 인터랙션이 가능한 홀로그램 사이니지 구조를 구성하였으며, 소프트웨어 파트는 원격 콘텐츠 관리를 위한 Screenly 솔루션과 콘텐츠 제어를 위한 Open CV 기반 솔루션을 기반으로 구성된다. 3D 게임 기술 Unity 5를 기반으로 한 3D 콘텐츠 렌더링 알고리즘을 사용하여 테스트를 진행하였으며, 홀로그램 피라미드 사이니지 구조를 사용한 모델 테스트를 통해 IoS 설계를 위한 3D 데이터 시각화 및 표출이 가능한 새로운 방식을 실험하였다. 본 논문에서는 해당 홀로그램 사이니지 모델에 대하여 기술하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제10권3호
• /
• pp.1195-1211
• /
• 2016

The emerging video coding standard High Efficiency Video Coding (HEVC) has shown almost 40% bit-rate reduction over the state-of-the-art Advanced Video Coding (AVC) standard but at about 40% computational complexity overhead. The main reason for HEVC computational complexity is the inter prediction that accounts for 60%-70% of the whole encoding time. In this paper, we propose several fast coding unit (CU) encoding schemes based on the Merge mode and motion estimation information to reduce the computational complexity caused by the HEVC inter prediction. Firstly, an early Merge mode decision method based on motion estimation (EMD) is proposed for each CU size. Then, a Merge mode based early termination method (MET) is developed to determine the CU size at an early stage. To provide a better balance between computational complexity and coding efficiency, several fast CU encoding schemes are surveyed according to the rate-distortion-complexity characteristics of EMD and MET methods as a function of CU sizes. These fast CU encoding schemes can be seamlessly incorporated in the existing control structures of the HEVC encoder without limiting its potential parallelization and hardware acceleration. Experimental results demonstrate that the proposed schemes achieve 19%-46% computational complexity reduction over the HEVC test model reference software, HM 16.4, at a cost of 0.2%-2.4% bit-rate increases under the random access coding configuration. The respective values under the low-delay B coding configuration are 17%-43% and 0.1%-1.2%.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.75-81
• /
• 2015

본 논문에서는 고속 데이터 전송을 위한 OFDM 시스템에 적용 가능한 고속 FFT 프로세서를 제안하였다. 8개의 병렬 경로를 가지는 MDC 파이프라인 고속 FFT 프로세서를 제안한다. 제안하는 구조는 연산과 하드웨어의 최적화를 위해 radix-$2^6$ 알고리즘에 기반하고 있다. 하드웨어 복잡도를 감소시키기 위해서 상수 곱셈기와 교환기 구조를 제안하고 새로운 스케즐링 기법을 적용하였다. 제안하는 FFT 프로세서는 새로운 구조를 적용해 지연 소자와 연산 사이클의 증가 없이 복소 곱셈기 및 연산복잡도를 감소시킬 수 있다. 또한 최적화한 twiddle factor $W_{64}$ 상수 곱셈기는 기존 복소 booth 곱셈기에 비해 65%만의 하드웨어 복잡도를 보였다. 설계한 FFT 프로세서는 Verilog HDL로 모델링하여 IBM 90nm 공정으로 합성하였으며 $0.27mm^2$의 면적과 388MHz의 주파수에서 2.7 GSample/s를 보이고 있다.

• 대한전자공학회논문지SP
• /
• 제47권2호
• /
• pp.20-32
• /
• 2010

기존 모션 캡쳐의 경우, 고가의 장비나 사용의 복잡도, 동작자의 움직임 제한 등 모션 캡쳐의 어려움이 있었다. 최근 실시간으로 모션 캡쳐가 가능한 컴퓨터 비젼 기반 시스템에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 다시점 영상으로부터 쉽고, 빠르게 추출할 수 있는 피부색과 정확한 3차원 복원을 위한 2차원 영상 좌표 보정을 사용하여 효율적인 다시점 영상 분석 알고리즘을 제안한다. 동작자의 피부색을 검출하고, 카메라 보정 및 에피폴라 기하학 정보를 이용하여 보다 정확한 영상 분석, 그라고 칼만 필터(Kalman filter)를 사용한 추적 등을 통해 보다 안정적인 모션 캡쳐가 가능하게 된다. 실험결과를 통하여, 제안된 방법은 보다 정확한 위치 추정 및 살시간 모션 캡쳐를 위한 알고리즘임을 보여주고 있다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.29-35
• /
• 2017

본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.118-123
• /
• 2015

MPPT가 미적용된 기존 태양광 가로등은 최대 30%의 출력저하를 유발한다고 보고되고 있다. 본 논문에서는 이러한 출력 저하로부터 태양광발전시스템의 효율을 향상시키기 위해 다이렉트 듀티비 제어 알고리즘을 적용한 250W 태양광가로등을 위한 충전제어기를 제안하였으며, PWM 제어기와 전력 토폴로지를 다루고, MPPT 알고리즘을 분석하였다. 전력변환부는 푸쉬풀 강압 컨버터로 구성하고, PWM 제어기는 8비트 MCU를 기반으로 해서 제조 원가를 낮추도록 하였다. 다이렉트 듀티비 제어 알고리즘을 적용한 PWM 제어기는 태양광모듈의 최대전력점을 지속적으로 추적하여 출력 전력을 증가시킨다. 실험 결과, 241W 태양광시뮬레이터 환경에서 97.1~97.4%의 MPPT 효율을 나타내었으며, 실제 응용제품에 적용할 수 있을 것으로 예상된다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제39권1호
• /
• pp.75-80
• /
• 2015

최근 일정기간 해상에서 운용된 해양교통시설물은 수주와 파도 유입구에 해조류 증착이 발생되어, 파력발전 효율이 감소되는 문제점이 발생하였다. 따라서 해조류 증착을 억제하고자 단일채널 AFS(Anti-Fouling System)를 적용하였다. 그러나 단일채널 AFS에 이용된 구리 전극봉의 이온화 불균형 현상이 나타났다. 구리 전극봉의 이온화 불균형은 전극봉의 교환시기를 앞 당겨, 잦은 전극봉의 교체가 필요한 문제가 발생하였다. 본 논문에서는 다 채널 전류제어 방식을 이용한 해양교통시설물용 다채널 AFS의 알고리즘을 만들고, 하드웨어를 설계, 제작하였다. 그리고 기존의 단일채널 AFS와 다채널 AFS의 실 해역실험을 통해 제어방식에 따른 구리 전극봉 이온화 차이를 확인할 수 있는 비교 실험을 진행하였다. 실 해역실험결과 다채널 AFS에 이용된 구리 전극봉이 균일하게 이온화 되는 것을 확인할 수 있었다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.541-545
• /
• 2014

ITU-R M.1842-1은 해상 이동 서비스를 위한 RR Appendix18 채널에서 VHF 대역의 디지털 통신의 가이드라인을 제공하는 국제 권고안이다. 본 논문에서는 ITU-R M.1842-1 Annex1에서 제시하는 28.8 kbps 급 ${\pi}$/4-DQPSK 디지털 기저대역 모뎀을 시뮬레이션하고, FPGA로 설계 및 구현한다. 권고안에 패킷구조가 아직 정의되지 않은 상태이므로 패킷검출 및 동기화를 위해 Cazac 시퀀스를 프리앰블로 사용한다. 기저대역 변복조 모뎀은 VHDL로 설계되어 자이링스사의 Atrix7 FPGA 칩이 장착된 NEXYS4 개발 플랫폼에 구현된다. 무선 통신 테스트를 수행하기 위해 ADC/DAC 보드를 제작하고, RF 모듈로서 EV9730을 장착하여 통합 프로토타입을 구현하고 실험한다. 권고안에 정의된 바와 같이 송수신신호는 25 kHz 대역폭을 유지하고, 송수신 플랫폼간 통신이 정상적으로 이루어짐을 실험을 통해 확인한다.