• 제목/요약/키워드: euclid algorithm

검색결과 50건 처리시간 0.022초

새로운 유한체 나눗셈기를 이용한 타원곡선암호(ECC) 스칼라 곱셈기의 설계 (Design of ECC Scalar Multiplier based on a new Finite Field Division Algorithm)

  • 김의석;정용진
    • 한국통신학회논문지
    • /
    • 제29권5C호
    • /
    • pp.726-736
    • /
    • 2004
  • 본 논문에서는 타원곡선 암호 시스템을 위한 스칼라 곱셈기를 유한체 GF(2$^{l63}$)상에서 구현하였다. 스칼라 곱셈기는 stand basis를 기반으로 비트-시리얼 곱셈기와 나눗셈기로 구성되어 있으며 이 가운데 가장 많은 시간을 필요로 하는 나눗셈의 효율적인 연산을 위해 확장 유클리드 알고리즘 기반의 새로운 나눗셈 알고리즘을 제안하였다. 기존의 나눗셈기들이 가변적인 데이터 종속성으로 인해 제어 모듈이 복잡해지며 처리 속도가 느린 것에 비해 새로이 제안하는 나눗셈 알고리즘은 입력신호의 크기에 독접 적인 2-bit의 제어 신호만을 필요로 하기 때문에 기존의 나눗셈기에 비하여 하드웨어 사이즈 및 처리 속도면에서 유리하다. 또한 제안하는 나눗셈기의 연산 모듈은 규칙적인 구조를 가지고 있어 입력 신호의 크기에 따라 확장이 용이하다. 새로운 스칼라 곱셈기는 삼성전자 0.18 um CMOS 공정으로 합성하였을 경우 60,000게이트의 하드웨어 사이즈를 가지며 최대 250MHz까지 동작이 가능하다. 이 때 데이터 처리속도는 148kbps로 163-bit 프레임당 1.1㎳ 걸린다. 이러한 성능은 디지털 서명, 암호화 및 복호화 그리고 키 교환 등에 효율적으로 사용될 수 있을 것으로 여겨진다.다.

Berlekamp 알고리즘을 이용한 Reed-Solomon 복호기의 VLSI 구조에 관한 연구 (A Study on a VLSI Architecture for Reed-Solomon Decoder Based on the Berlekamp Algorithm)

  • 김용환;정영모;이상욱
    • 전자공학회논문지B
    • /
    • 제30B권11호
    • /
    • pp.17-26
    • /
    • 1993
  • In this paper, a VlSI architecture for Reed-Solomon (RS) decoder based on the Berlekamp algorithm is proposed. The proposed decoder provided both erasure and error correcting capability. In order to reduc the chip area, we reformulate the Berlekamp algorithm. The proposed algorithm possesses a recursive structure so that the number of cells for computing the errata locator polynomial can be reduced. Moreover, in our approach, only one finite field multiplication per clock cycle is required for implementation, provided an improvement in the decoding speed, and the overall architecture features parallel and pipelined structure, making a real time decoding possible. From the performance evaluation, it is concluded that the proposed VLSI architecture is more efficient in terms of VLSI implementation than the rcursive architecture based on the Euclid algorithm.

  • PDF

가변 블록 길이 부호어의 연속 복호를 위한 가변형 Reed-Solomon 복호기 (A Versatile Reed-Solomon Decoder for Continuous Decoding of Variable Block-Length Codewords)

  • 송문규;공민한
    • 대한전자공학회논문지TC
    • /
    • 제41권3호
    • /
    • pp.187-187
    • /
    • 2004
  • 이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF($2^8$) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

가변 블록 길이 부호어의 연속 복호를 위한 가변형 Reed-Solomon 복호기 (A Versatile Reed-Solomon Decoder for Continuous Decoding of Variable Block-Length Codewords)

  • 송문규;공민한
    • 대한전자공학회논문지TC
    • /
    • 제41권3호
    • /
    • pp.29-38
    • /
    • 2004
  • 이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

제산방법에 의한 Reed-Solomon 부호의 개선된 복호알고리듬 (Improved Decoding Algorithm on Reed-Solomon Codes using Division Method)

  • 정제홍;박진수
    • 전자공학회논문지A
    • /
    • 제30A권11호
    • /
    • pp.21-28
    • /
    • 1993
  • Decoding algorithm of noncyclic Reed-Solomon codes consists of four steps which are to compute syndromes, to find error-location polynomial, to decide error-location, and to solve error-values. There is a decoding method by which the computation of both error-location polynomial and error-evaluator polynimial can be avoided in conventional decoding methods using Euclid algorithm. The disadvantage of this method is that the same amount of computation is needed that is equivalent to solve the avoided polynomial. This paper considers the division method on polynomial on GF(2$^{m}$) systematically. And proposes a novel method to find error correcting polynomial by simple mathematical expression without the same amount of computation to find the two avoided polynomial. Especially. proposes the method which the amount of computation to find F (x) from the division M(x) by x, (x-1),....(x--${\alpha}^{n-2}$) respectively can be avoided. By applying the simple expression to decoding procedure on RS codes, propses a new decoding algorithm, and to show the validity of presented method, computer simulation is performed.

  • PDF

5중 오류정정(31, 21) RS 부호의 효율적인 복호 알고리즘과 VHDL 시뮬레이션 (Efficient Decoding Algorithm of 5-error-correcting(31, 21) RS Code and VHDL Simulation)

  • 강경식
    • 정보보호학회논문지
    • /
    • 제8권2호
    • /
    • pp.93-106
    • /
    • 1998
  • RS부호의 복호 기법은 전체 통신 시스템의 성능 및 복잡도에 큰 영향을 미친다. 지금까지 RS부호의 복호 기법은 다양한 방법에 있으나Euclid알고리즘과 변환복호기법을 이용한 복호 기법은 오류정정능력이 큰 복호 기법으로 널리 적용되고 있다. 본 논문에서는 오류정정능력이 5이상인 RS부호의 복호 알고리즘에 적용될 수 있는 효율적인 복호 알고리즘을 제시하고, 이를 이용하여 5중 오류 정정(31, 21)RS 부호기 및 복호기를 설계하고VHDL을 사용한 컴퓨터 시뮬레션을 통해서 그 타당성을 검증하였다.

컴팩트 디스크를 위한 Reed Solomon 부호기/복호기 설계 (Design of Reed Solomon Encoder/Decoder for Compact Disks)

  • 김창훈;박성모
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
    • /
    • pp.281-284
    • /
    • 2000
  • This paper describes design of a (32, 28) Reed Solomon decoder for optical compact disk with double error detecting and correcting capability. A variety of error correction codes(ECCs) have been used in magnetic recordings, and optical recordings. Among the various types of ECCs, Reed Solomon(RS) codes has emerged as one the most important ones. The most complex circuit in the RS decoder is the part for finding the error location numbers by solving error location polynomial, and the circuit has great influence on overall decoder complexity. We use RAM based architecture with Euclid's algorithm, Chien search algorithm and Forney algorithm. We have developed VHDL model and peformed logic synthesis using the SYNOPSYS CAD tool. The total umber of gate is about 11,000 gates.

  • PDF

로그 전력 스펙트럼을 이용한 초음파 영상에서의 장기인식 (Organ Recognition in Ultrasound images Using Log Power Spectrum)

  • 박수진;손재곤;김남철
    • 한국통신학회논문지
    • /
    • 제28권9C호
    • /
    • pp.876-883
    • /
    • 2003
  • 본 논문에서는 초음파 영상에서 로그 전력 스펙트럼(log power spectrum)을 이용한 장기 인식 알고리듬을 제시한다. 제안한 알고리듬은 크게 특징추출과 특징분류의 두 단계로 구성된다. 특징추출에서는 이동불변의 성질을 가지는 로그 전력 스펙트럼을 이용하여 전처리를 수행한 입력 영상으로부터 장기 조직의 반향(echo of the tissue) 성분을 추출한다. 특징 분류에서는 마하라노비스(Mahalanobis) 거리를 사용하여 입력영상으로부터 추출한 특징벡터와 각 영상 부류의 평균벡터 사이의 유사도를 측정한다. 실제 초음파 영상에 대한 실험결과는 제안된 알고리듬이 전력 스펙트럼(power spectrum)과 유클리드(Euclid) 거리를 이용한 인식 알고리듬보다 최대 30% 향상된 인식률을, 또 가중 큐프런시(weighted quefrency) 복소 켑스트럼(complex cepstrum)을 이용한 알고리듬보다 10∼40% 향상된 인식률을 보여준다.

(204,188) Read-Solomon 복호기 설계 (Design of a (204, 188) Reed-Solomon Decoder)

  • 김진규;강성태;유영갑;조경록
    • 한국통신학회논문지
    • /
    • 제25권5B호
    • /
    • pp.966-973
    • /
    • 2000
  • 본 논문에서는 회로크기와 계산시간에서 효율적인 Reed-Solomon(RS) 복호기의 새로운 구조를 제안한다. 제안한 구조는 다음과 같이 두 가지 특징을 가진다. 첫째, 두 개의 유클리드 셀을 순환구조로 하였으며, 이는 유클리드 블록을 완전 파이프라인으로 설계하는 경우에 비해 회로의 크기가 1/8정도로 감소되었다. 둘째, 2개의 순환구조 유클리드 블록은 기준주파수의 2배로 동작할 수 있어 연산시간이 감소되었다. 본 논문에서는 C언어와 Matlab을 이용하역 각각의 알고리즘을 검증하고, VHDL로 설계하여 FPGA로 동작을 검증한다.

  • PDF

MIMO 검파를 위한 MMSE 기반의 향상된 SE SD 알고리듬 (Improved SE SD Algorithm based on MMSE for MIMO Detection)

  • 조혜민;박순철;한동석
    • 한국통신학회논문지
    • /
    • 제35권3A호
    • /
    • pp.231-237
    • /
    • 2010
  • MIMO(Multi-input Multi-output) 시스템은 안테나 개수에 비례하여 높은 데이터 전송량을 제공하지만 복호 과정에서 매우 높은 연산량을 필요로 한다. 높은 연산량을 극복하고 보다 정확한 신호추정을 위해 제안된 것이 SD(Sphere Decoding) 알고리듬이다. 본 논문에서는 기존의 SE SD 알고리듬에 MMSE(Minimum Mean Square Error)와 Euclid 거리 기준을 적용하여 연산량은 증가시키지 않으면서 검파 성능을 향상시키는 MIMO 검파 알고 리듬을 제안한다.