• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.8-13
• /
• 2006

A new RS(Reed Solomon) Decoder design method, using Galois Subfield GF($2^4$) Multiplier, is described. The Decoder is designed using Normalized error position stored ROM. Here New Inverse Calculator in GF($2^8$) is designed, which is simpler and faster than the classical GF($2^8$) direct inverse calculator, using the Galois Subfield GF($2^4$) Arithmatic operator.

• 한국컴퓨터정보학회논문지
• /
• 제4권4호
• /
• pp.185-192
• /
• 1999

본 논문에서는 Ungerboeck가 설계한 TCM과 Divsalar가 제안한 다중화 지수(k＝2)의 다중 트렐리스 변조 (Multiple trellis-coded modulation)을 최적의 부호기 설계를 통하여 상태수의 증가에 따라 대역폭과 전력이 제한된 환경에서 부호화 이득을 얻을 수 있는 조건들을 제안하였다. 해석적 기법의 부호기 설계를 통하여 최적의 트렐리스 부호기를 간단히 구성하였으며, 복호는 비터비 최우복호(MLSE)를 적용하였다. QPSK와 8PSK에서 TCM 시스템에서 상태수가 2상태, 4상태, 8상태로 증가함에 따라 다중화 지수(k=2)의 MTCM과 TCM의 성능을 비교하였으며, 상태수가 매우 작아서 TCM의 트렐리스 선도에 병렬천이가 있을 경우 가우시안 채널에서 MTCM 시스템은 대역폭의 확장없이 TCM 시스템보다 우수한 부호화 이득을 얻을 수 있다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.57-62
• /
• 2009

본 논문에서는 10GBASE-R 형식의 PCS (Physical Coding Sublayer) 구현을 위한 회로로써 표준 속도인 156.25MHz에서 동작하면서 2단 파이프라인 구조로 64b/66b 인코더/디코더를 설계하여 가능한 클록 지연을 최소화한 회로를 제시한다. 제안하는 PCS 회로는 Verilog 하드웨어 설계 언어를 기반으로 설계하여 FPGA를 통한 기능 검증을 위해 Xilinx사의 VertexII-1000fg456 칩에서 측정하였다. 측정한 게이트 수는 47,303이고, Vcc 3.3V에서 351mW의 전력 소모를 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제13권6호
• /
• pp.55-61
• /
• 2013

본 논문은 음성합성에서 사용되는 오디오 부호기/복호기 설계 및 구현을 기술한다. 설계된 회로는 원래 음성 샘플대신에 연속되는 음성 샘플의 차를 부호화하는 방식으로 압축율은 4:1 이다. FPGA를 이용해서 각각의 기능을 검증하고, $0.35{\mu}m$ 표준 CMOS 공정을 이용하여 칩으로 제작해서 성능을 측정하였다. 시스템 클럭 주파수는 16.384MHz를 사용한다. THD(Total Harmonic Distortion)+n은 주파수에 따라서 -40dB에서 -80dB 값을 지니고, 전력 소모는 전원 전압 3.3V에서 80mW로써, 고음질과 저전력 소모를 요구하는 모바일 응용에 적합하다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1575-1582
• /
• 1998

본 논문에서는 연집에러에 대한 대처방안으로 효과적인 RS(Reed-Solomon) 부호를 이용한 FEC(forward error correcting) 기법에 대한 연구가 이루어졌다. RS 부호화기 및 복호화기의 ASIC 구현을 위한 회로를 수정된 유클리드 알고리듬을 사용하여 설계 및 제안하였다. 제안된 회로의 동작을 흉내내는 방법으로 C 프로그램을 작성하여, 여러 가지의 에러 및 삭제 오류가 발생한 통신 선로를 가장하여 동작을 확인하였다. 이를 바탕으로 RS 부호화기 및 복호화기의 단일칩 구현을 위한 회로를 VHDL을 사용하여 시스톨릭 어레이 형태를 사용한 파이프라인 구조로 VLSI 설계하고 로직 시뮬레이션을 통해 검증하였으며 최종적으로 회로 합성에 성공하였다.

• 대한전자공학회논문지
• /
• 제22권5호
• /
• pp.24-28
• /
• 1985

본 논문에서는 random 및 burst 에러를 동시에 정정할 수 있는 순환 곱셈 로드를 실현하였다. 우선 두 코드의 곱을 실현하는 방법을 제시하였고, (7, 4)순환 Hamming 코드와 (3,1)순환 꼬드를 이용하여 실제로 하드웨어를 구현하였다. 시스템은 인코더와 디코더 그리고 인터줴이스 회로로 구성하였고 마이크로 컴퓨터를 이용하여 실험을 하였다. 인코더는 각 부 코드의 인로더에 지연 소자만 넣어 실현하였고, 디로더는 가장 간단한 디로딩 방식인 에러 trapping 디코더를 cascade 연결하여 실현하였다. 본 연구의 결과로서 이 순환 곱셈 코드는 디로딩이 쉽고, 4개의 random 에러와 burst 길이 8인 에러를 정정할 수 있으며, 성능은 일반 순환 코드보다 102∼103 정도 좋음을 알 수 있었다.

• 전자공학회논문지
• /
• 제54권6호
• /
• pp.80-89
• /
• 2017

기존의 수작업으로 이루어지는 터널에서의 균열 검출은 점검자의 주관에 따라 균열을 판별하기 때문에 객관성을 보장하기 어렵다. 이러한 문제를 해결하기 위해서 터널에서 획득된 영상을 기반으로 균열을 검출하는 시스템이 많이 제안되었다. 하지만 기존의 방법은 터널 내부의 조명 상태, 균열 이외의 기타 에지 등 잡음에 상당히 민감하다. 이러한 단점은 터널의 상태에 따라 알고리즘의 성능을 크게 제한시킨다. 본 논문에서는 이러한 단점을 극복하기 위하여 컨볼루셔널 인코더-디코더 네트워크(Convolutional encoder-decoder network)를 이용한 균열 검출 방법을 제안한다. 제안하는 방법은 재현율과 정확률의 비교를 통하여 기존 연구에 비해 성능이 크게 향상되었음을 보였다.

• 품질경영학회지
• /
• 제49권4호
• /
• pp.569-579
• /
• 2021

Purpose: The purpose of this study is the time series analysis for predicting the yield of crops applicable to each farm using environmental variables measured by smart farms cultivating tomato. In addition, it is intended to confirm the influence of environmental variables using a deep learning model that can be explained to some extent. Methods: A time series analysis was performed to predict production using environmental variables measured at 75 smart farms cultivating tomato in two periods. An LSTM-based encoder-decoder model was used for cases of several farms with similar length. In particular, Dual Attention Mechanism was applied to use environmental variables as exogenous variables and to confirm their influence. Results: As a result of the analysis, Dual Attention LSTM with a window size of 12 weeks showed the best predictive power. It was verified that the environmental variables has a similar effect on prediction through wieghtss extracted from the prediction model, and it was also verified that the previous time point has a greater effect than the time point close to the prediction point. Conclusion: It is expected that it will be possible to attempt various crops as a model that can be explained by supplementing the shortcomings of general deep learning model.

• 정보보호학회논문지
• /
• 제9권1호
• /
• pp.115-126
• /
• 1999

통신 및 컴퓨터 시스템의 처리 속도가 높아짐에 따라 에러 정정을 위해서 고속의 데이터 처리가 필요하게 된다 본 논문에서는 무선 통신 시스템에서 적용 가능한 복호 알고리즘을 제안하고, 이를 이용하여 부호기 및 복호기를 설계한다. 부호기와 복호기를 VHDL로 설계한 후, V-system을 이용하여 관련 회로를 시뮬레이션 한다. 설계된 알고리즘은 SYNOPSYS 툴을 사용하여 합성하고, XILINX XC4010EPC84-4를 이용하여 one chip화하여, 입력 클락으로 20MHz를 사용하였을 때 data arrival time은 29.20ns였고, data require time은 48.70ns였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권5호
• /
• pp.1778-1797
• /
• 2021

Document image binarization is an important pre-processing step in document analysis and archiving. The state-of-the-art models for document image binarization are variants of encoder-decoder architectures, such as FCN (fully convolutional network) and U-Net. Despite their success, they still suffer from three limitations: (1) reduced feature map resolution due to consecutive strided pooling or convolutions, (2) multiple scales of target objects, and (3) reduced localization accuracy due to the built-in invariance of deep convolutional neural networks (DCNNs). To overcome these three challenges, we propose an improved semantic segmentation model, referred to as DP-LinkNet, which adopts the D-LinkNet architecture as its backbone, with the proposed hybrid dilated convolution (HDC) and spatial pyramid pooling (SPP) modules between the encoder and the decoder. Extensive experiments are conducted on recent document image binarization competition (DIBCO) and handwritten document image binarization competition (H-DIBCO) benchmark datasets. Results show that our proposed DP-LinkNet outperforms other state-of-the-art techniques by a large margin. Our implementation and the pre-trained models are available at https://github.com/beargolden/DP-LinkNet.