The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Design and synthesis of reed-solomon encoder and decoder using modified euclid's algorithm

수정된 유클리드 알고리듬을 적용한 리드솔로몬 부호기 및 복호기의 설계 및 합성

  • 이상설 (원광대학교 전기공학과) ;
  • 송문규 (원광대학교 제어계측공학과)
  • Published : 1998.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

Reed-Solomon(RS) code which is especially effective against burst error is studied as a forward error correction technique in this ppaer. The circuits of RS encoder and decoder for ASIC implementation are designed and presented employing modified Euclid's algorithm. The functionalities of the designed circuits are verified though C programs which simulates the circuits over the various errors and erasures. The pipelined circuits using systolic arrays are designed for ASIC realization in VHDL, and verified through the logic simulations. Finally the circuit synthesis of RS encoder and decoder can be achieved.

본 논문에서는 연집에러에 대한 대처방안으로 효과적인 RS(Reed-Solomon) 부호를 이용한 FEC(forward error correcting) 기법에 대한 연구가 이루어졌다. RS 부호화기 및 복호화기의 ASIC 구현을 위한 회로를 수정된 유클리드 알고리듬을 사용하여 설계 및 제안하였다. 제안된 회로의 동작을 흉내내는 방법으로 C 프로그램을 작성하여, 여러 가지의 에러 및 삭제 오류가 발생한 통신 선로를 가장하여 동작을 확인하였다. 이를 바탕으로 RS 부호화기 및 복호화기의 단일칩 구현을 위한 회로를 VHDL을 사용하여 시스톨릭 어레이 형태를 사용한 파이프라인 구조로 VLSI 설계하고 로직 시뮬레이션을 통해 검증하였으며 최종적으로 회로 합성에 성공하였다.

Keywords

References

  1. Error Control Systems for Digital Communication and Storage S. B. Wicker
  2. Reed-Solomon Codes and Their Applications Stephan B. Wicker;Vijay Bhargava
  3. CCITT Recommendation I.363 B-ISDN ATM Adaptation Layer(AAL) Specification
  4. IEEE Trans. on Information Theory v.IT-28 no.6 Bit-Serial Reed-Solomon Encoder E. R. Berlekamp
  5. IEEE Trans. on Computers v.41 Bit-Serial Systolic Divider and Multiplier for GF($2^m$) M. A. Hasan;V. K. Bhargava
  6. IEEE Trans. on Computers v.C-34 A VLSI Design of a Pipeline Reed-Solomon Decoder H. M. Shao;T. K. Truong;L. J. Deutsch;J. H. Yuen;I. S. Reed
  7. IEEE Trans. on Computers v.37 no.10 On the VLSI Design of a Pipeline Reed-Solomon Decoder Using Systolic Arrays Howard M. Shao;Irving S. Reed
  8. IEEE Trans. on Computers v.C-34 VLSI Architecture for Computing Multiplications and Inverses in GF($2^M$) C. C. Wang;T. K. Truong;H. M. Shao;L. J. Deutsch;J. K. Omura;I. S. Reed
  9. IEEE Trans. on Consumer Electronics v.41 no.4 A High Speed Reed-Solomon Decoder M. H. Lee;S. B. Choi;J. S. Chang