• 제목/요약/키워드: embedded encoder

검색결과 78건 처리시간 0.026초

임베디드시스템 환경에서 하드웨어 기반 H.264 Encoder 최적화 (Optimization of H.264 Encoder based on Hardware Implementation in Embedded System)

  • 조정현;이명수;정한수;김창석;조대제
    • 한국산학기술학회논문지
    • /
    • 제11권8호
    • /
    • pp.3076-3082
    • /
    • 2010
  • 영상 압축 코덱(Codec)을 활용하여 군 혹은 민간 분야에서 다양한 기술과 제품들이 출시되고 있다. 기존 고성능 PC환경 하에서 영상 압축 코덱의 프로세스는 큰 문제가 되지 않았지만, 제한적인 시스템 자원을 가지는 임베디드 시스템 환경에서는 고해상도의 영상을 고밀도 압축하면서 발생하는 시스템 부하로 인하여 성능 및 활용도가 제한되는 문제가 부각되고 있는 상황이다. 본 논문에서는 임베디드 시스템 환경 상 기존 소프트웨어 알고리즘 형태의 영상 압축 방식에 대한 성능 및 주변 장치 연동 인터페이스 제약에 대한 해결책으로서 하드웨어 방식의 영상 압축코덱성능 최적화, 외부 장치 연동의 편의성 및 확장성을 부각하기 위한 DirectShow 필터 인터페이스화를 제안하였고 검증을 위해 임베디드 시스템을 구현해서 시뮬레이션 하였다.

전염성 정보은닉 시스템을 위한 능동형 비디오 워터마킹 기법 (Active Video Watermarking Technique for Infectious Information Hiding System)

  • 장봉주;이석환;권기룡
    • 한국멀티미디어학회논문지
    • /
    • 제15권8호
    • /
    • pp.1017-1030
    • /
    • 2012
  • 현재까지 대부분의 비디오 콘텐츠에 대한 워터마킹 기법들은 최초의 콘텐츠에 저작권자 정보를 은닉한 후, 압축율 및 각종 신호처리를 공격으로 간주하여 상대적인 강인성과 비가시성을 우수하게 설계하는 것으로서 연구되어왔다. 제안 기법은 워터마크와 제어신호를 전염성을 가진 정보로 간주하고 비디오 인코더에 은닉된 정보를 이용하여 디코더로부터 능동적으로 워터마크를 전염시키는 방법을 제안한다. 제안 기법을 위해 워터마크와 함께 화질제어 및 삽입강도 가변파라미터를 같이 은닉하는 커널 기반 워터마킹을 수행하며, 이것은 인증되지 않은 워터마크에 대해 저화질의 비디오 콘텐츠를 제공할 수 있는 장점을 가진다. 또한 비디오 디코더에서는 워터마크 복호화를 단계에서 저작권자나 사용자가 개입되지 않고 능동적으로 콘텐츠 기반의 워터마킹을 수행하여 변이된 워터마크를 전염시키는 기법으로 트랜스코딩, 재압축 등과 같은 처리에도 워터마크와 화질의 손상 없이 재배포가 가능하도록 한다. 실험결과 워터마크로 인한 압축율 저하나 워터마크의 손상 없이 비디오 콘텐츠와 코덱에 의해 완벽하게 전염됨을 확인하였다.

고해상도 정지영상 압축을 위한 효율적인 JPEG2000용 Context 추출부의 연산 방법 연구 (The Research of Efficient Context Coding Method for compression of High-resolution image in JPEG 2000)

  • 이성목;송진근;하주영;이민우;강봉순
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2007년도 추계종합학술대회
    • /
    • pp.97-100
    • /
    • 2007
  • 기존의 JPEG은 낮은 bit-rate에서의 화질열화현상과 고압축에서의 블록화 영상 등의 단점에 의해 새로운 정지영상 압축 방법이 요구되었다. 이에 차세대 정지영상 표준으로 등장한 것이 JPEG2000이다. JPEG2000 표준은 DWT(Discrete Wavelet Transform)과 EBCOT Entropy Encoding 기술을 기반으로 하고 있다. EBCOT(Embedded block coding with optimized truncation)은 JPEG2000 표준에서 실제 압축을 수행하는 가장 중요한 기술 중 하나이다. 하지만 EBCOT는 bit-level 처리를 하기 때문에 대부분의 연산 시간을 차지하고 있다. 이 때문에 EBCOT의 연산속도를 높이기 위한 연구가 많이 이뤄지고 있다. 이에 본 논문은 JPEG2000 표준의 특징을 이용하여 연산 구조를 개선시킨 Context 추출 방법을 제안한다. 제안한 알고리즘은 고해상도 Multi-Component 정지영상의 압축을 위한 JPEF2000 Encoder Hardware에 적용될 것이다.

  • PDF

Region-based scalable self-recovery for salient-object images

  • Daneshmandpour, Navid;Danyali, Habibollah;Helfroush, Mohammad Sadegh
    • ETRI Journal
    • /
    • 제43권1호
    • /
    • pp.109-119
    • /
    • 2021
  • Self-recovery is a tamper-detection and image recovery methods based on data hiding. It generates two types of data and embeds them into the original image: authentication data for tamper detection and reference data for image recovery. In this paper, a region-based scalable self-recovery (RSS) method is proposed for salient-object images. As the images consist of two main regions, the region of interest (ROI) and the region of non-interest (RONI), the proposed method is aimed at achieving higher reconstruction quality for the ROI. Moreover, tamper tolerability is improved by using scalable recovery. In the RSS method, separate reference data are generated for the ROI and RONI. Initially, two compressed bitstreams at different rates are generated using the embedded zero-block coding source encoder. Subsequently, each bitstream is divided into several parts, which are protected through various redundancy rates, using the Reed-Solomon channel encoder. The proposed method is tested on 10 000 salient-object images from the MSRA database. The results show that the RSS method, compared to related methods, improves reconstruction quality and tamper tolerability by approximately 30% and 15%, respectively.

H/W-S/W 병행설계를 이용한 CABAC의 효율적인 하드웨어 구현 (An Efficient Hardware Implementation of CABAC Using H/W-S/W Co-design)

  • 조영주;고형화
    • 한국항행학회논문지
    • /
    • 제18권6호
    • /
    • pp.600-608
    • /
    • 2014
  • 본 논문에서는 CABAC (context adaptive binary arithmetic coding)를 하드웨어로 구현하기 위하여 병행설계 (co-design) 기법을 사용하였다. H.264/AVC의 부호기 전체를 C언어로 개발하고, CABAC만을 하드웨어 IP로 설계하고, H.264/AVC의 나머지 부분은 소프트웨어로 설계하였다. CABAC의 문맥모델러 부분을 하드웨어로 설계하여 연산값을 지속적으로 업데이트시킴으로써 메모리를 효율적으로 사용하고 스트림을 절감시키는 설계를 하였다. 설계된 IP는 Xilinx ML410 보드의 Virtex-4 FX60 FPGA에 다운로드하여 MicroBlaze CPU를 이용하여 H.264/AVC의 참조 소프트웨어인 JM과 연동하도록 설계하였다. 기능 시뮬레이션은 ModelSim을 이용하였다. 기존의 CABAC 하드웨어 모듈이 레지스터 레벨에서 설계하여 개발기간이 오래 걸리는데 비하여 본 논문의 설계 기법은 소프트웨어 엔지니어가 쉽게 하드웨어를 개발하는 것이 가능해지는 장점이 있으며 설계시간도 짧다. 또한, 동일한 방법으로 구현된 CAVLC 모듈과 Slice 사용량을 비교해볼 때, 1/3 이하로 감축됨을 보였다. 본 연구에서 제시한 개발 방법은 임베디드 환경에서 고성능 동영상 압축 부호화시 하드웨어 가속기가 필요한 부분을 설계할 때 유용할 것으로 보인다.

임베디드용 JBIG2 부호화기의 하드웨어 설계 (Hardware Design for JBIG2 Encoder on Embedded System)

  • 서석용;고형화
    • 한국통신학회논문지
    • /
    • 제35권2C호
    • /
    • pp.182-192
    • /
    • 2010
  • 본 논문은 이진 영상 압축 표준인 JBIG2의 주요 구성모듈을 하드웨어 IP(Intellectual Property)로 설계 구현을 제안한다. JBIG2가 표준화된 이후 차세대 FAX 하드웨어 개발을 용이하게 하기 위하여 JBIG2 부호화기의 주요 모듈인 심볼 추출부, 허프만 부호화기, MMR 부호화기, MQ 산술부호화기를 하드웨어 IP로 합성하였다. VHDL코드 생성 및 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 심볼추출시 메모리의 사용을 최소화하기 위해 문서를 128라인씩 분할하여 처리하도록 설계하였다. 합성된 IP들은 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 4개의 IP가 FPGA에서 차지하는 면적은 전체 slice의 36.7%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 IP들은 심볼 추출부는 17배, 허프만 부호화기는 10배, MMR 부호화기는 6배, MQ 산술부호화기는 2.2배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어 IP와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.

웨이블릿 변환의 메모리 크기와 대역폭 감소를 위한 Prediction 기반의 Embedded Compression 알고리즘 (A New Predictive EC Algorithm for Reduction of Memory Size and Bandwidth Requirements in Wavelet Transform)

  • 최우수;손창훈;김지원;나승유;김영민
    • 한국멀티미디어학회논문지
    • /
    • 제14권7호
    • /
    • pp.917-923
    • /
    • 2011
  • 본 논문에서는 JPEG2000 부호화 시스템의 과도한 메모리 요구 사항을 감소시키기 위해 예측 부호화 기반의 새로운 임베디드 압축(Embedded Compression, EC) 알고리즘을 제안한다. 본 논문의 EC 기법은 EC가 적용되지 않은 DWT 프로세서와 비교하여 DWT 과정에서 발생하는 임시적인 저주파 웨이블릿 계수들의 메모리 접근 및 크기를 50 %로 줄일 수 있다. 무손실의 영상 압축 시스템에 널리 쓰이면서 단순하지만 좋은 성능을 갖는 LOCO-I(LOw COmplexity LOssless COmpression for Image)와 MAP(Median Adaptive Predictor) 예측기를 제안한 EC 알고리즘에 적용하였다. 제안한 예측 기반의 EC 알고리즘은 예측 오차 값들을 인코딩하기 위하여 포워드 적응형 양자화와 고정 길이 코드를 사용한다. 시뮬레이션 결과를 통해 예측기가 LOCO-I와 MAP인 경우, 본 논문에서 제안한 EC 알고리즘에 의한 평균적인 PSNR 저하는 각각 0.48 dB와 0.26 dB임을 알 수 있다. 선행 논문 [9]에서 제안한 하다마드 변환(MHT) 기반의 EC 알고리즘과 비교하여 평균적인 PSNR이 약 1.39 dB 향상된다.

움직임 보상된 웨이블릿 기반의 비디오 코딩 시스템에 적용 가능한 임베디드 압축 코덱 알고리즘 (Embedded Compression Codec Algorithm for Motion Compensated Wavelet Video Coding System)

  • 김송주
    • 한국콘텐츠학회논문지
    • /
    • 제12권3호
    • /
    • pp.77-83
    • /
    • 2012
  • 웨이블릿 방식의 비디오 압축에서 과도한 메모리 요구 사항을 감소시키기 위해 본 논문은 저 복잡도의 임베디드 압축(Embedded Compression : EC) 알고리즘을 적용한다. 본 논문의 EC 알고리즘은 화질 열화가 거의 무손실에 가깝도록 하기 위해 고정 압축률 50%를 사용한다. 본 논문의 EC 기법을 통해 EC가 적용되지 않은 웨이블릿 비디오 인코더와 비교하여 이산 웨이블릿 변환 과정에서 발생하는 임시적인 저주파 웨이블릿 계수들의 메모리의 접근과 크기를 50%로 줄일 수 있다. 또한, 포워드 적응형 양자화(FAQ)와 고정 길이 코드 기반의 EC 알고리즘은 웨이블릿과 SPHIT(Set Partitioning in Hierarchical Trees) 사이의 버퍼의 크기와 대역폭을 50%까지 절약할 수 있다. 시뮬레이션 결과를 통해, 비디오 코더의 목표 비트율이 1 과 0.5 bpp 인 경우에 본 논문에서 적용한 EC 알고리즘에 의한 평균적인 PSNR 저하가 각각 0.179와 0.162 dB 임을 알 수 있다.

정보은닉을 이용한 동영상 데이터의 전송 오류 보정 (Error Resilient Scheme in Video Data Transmission using Information Hiding)

  • 배창석;최윤식
    • 정보처리학회논문지B
    • /
    • 제10B권2호
    • /
    • pp.189-196
    • /
    • 2003
  • 본 논문에서는 정보은닉을 이용하여 동영상 데이터의 전송오류를 보정하는 방법을 제안하고 있다. 수신단에서 전송오류가 발생한 위치를 구하기 위해 송신단에서는 동영상 데이터의 부호화 과정 동안 마크로 블록 별로 한 비트씩의 데이터를 은닉하여 전송한다. 수신단에서는 복호화 과정 동안 은닉된 정보를 검출하며, 이 정보와 원래 데이터와의 비교에 의해 오류가 발생된 위치를 구하고 이를 보정함으로써 복원된 영상의 화질을 개선하도록 한다. 또한, 은닉된 정보는 동영상 데이터에 대한 저작권 정보로도 활용될 수 있다. 각각 150 프레임씩으로 구성되는 3개의 QCIF 크기의 동영상 데이터에 대한 실험 결과 은닉된 정보가 부호화된 스트림에 미치는 화질의 저하는 미세하며, 수신단에서의 오류를 교정한 결과 잡음이 많은 채널에서는 복원된 영상의 화질을 5dB 가까이 개선할 수 있음을 확인하였다. 또한, 영상의 복원 과정에서 동영상에 대한 저작권 정보도 효과적으로 구할 수 있었다.

임베디드 코어 설계시 효율적인 설계 공간 탐색을 위한 컴파일드 코드 방식 시뮬레이터 생성 시스템 구축 (Construction of a Compiled-code Simulator Generation System for Efficient Design Exploration in Embedded Core Design)

  • 김상우;황선영
    • 한국통신학회논문지
    • /
    • 제36권1B호
    • /
    • pp.71-79
    • /
    • 2011
  • 본 논문은 어플리케이션에 최적화된 임베디드 시스템 설계에 있어 효율적인 설계 공간을 탐색할 수 있도록 머신 기술 언어를 기반으로 한 컴파일드 코드 방식 시뮬레이터 생성 시스템을 제안한다. 제안된 시스템 event-driven 시뮬레이션의 융통성을 유지하면서 많은 시뮬레이션 시간을 소요하는 인스트럭션 펫치와 디코딩 과정을 정적으로 결정하여 빠른 수행시간을 갖는 컴파일드 코드 방식 시뮬레이터를 생성한다. 생성된 시뮬레이터는 임베디드 코어의 성능 측정을 위한 사이클 수준과 인스트럭션 수준의 시뮬레이션을 가진다. 구축된 컴파일드 코드 방식 시뮬레이터 생성기의 효율성을 확인하기 위해 JPEG 인코더 어플리케이션에 대한 아키텍처 탐색을 수행하였다. 제안된 시스템은 MIPS R3000 프로세서의 초기 임베디드 코어로 시작하여 어플리케이션에 최적화된 임베디드 코어를 얻어내었다. 이 과정에서 많은 시뮬레이션 시간이 요구되었다. 사이클 수준 컴파일드 코드 빙식 시뮬레이터는 event-driven 시뮬레이션의 정확성을 가지며 평균 21.7%의 향상된 시뮬레이션의 수행 속도를 보인다.