• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.475-478
• /
• 2007

A solution for carbon nanotube based field emission displays has been designed and built. The solution makes use of structure layout to control electron beam trajectories, uniformity by use of ballasting, emission anomalies eliminated by selective carbon nanotube growth and invisible spacers to maintain the vacuum gap.

• 정보처리학회논문지A
• /
• 제9A권4호
• /
• pp.459-466
• /
• 2002

최근의 내장형 시스템은 유연성을 유지하고 시간 제약사항을 만족하기 위해서 일반적인 프로세서와 FPGA와 같은 재구성 가능한 부품을 결합하는 Hybrid 시스템을 사용하는 추세이다. 이러한 내장형 시스템은 구축하는 설계 시간을 단축하여 짧은 시간 안에 시장에 진입하는 것이 아주 중요하다. 새로이 주목받고 있는 연구분야인 설계공간탐색은 실제 시스템을 제작하지 않고도 시스템 수준에서 어플리케이션의 성능을 분석하여 최소의 비용으로 시스템에서 요구하는 제약사항을 만족하는 구조를 예측하는 것을 가능하게 한다. 본 논문에서는 Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터를 선계하고 구현하였다. 시스템 설계변수를 변화하면서 정량적인 성능 데이타를 이용하여 설계공간 탐색을 가능하게 하는 Y-Chart 방법을 Hybrid 시스템의 경우에 적용하여 시뮬레이터를 확장 구현하였으며, 기존의 소프트웨어 시간 분석 도구 및 하드웨어 시간분석도구를 활용한다. 본 논문에서 제시하는 시간분석 시뮬레이터는 Hybrid 내장형 시스템의 설계 비용과 시간을 현저하게 줄이면서, 최적의 하드웨어 구성을 찾는 설계공간탐색의 핵심 모듈로 활용될 것으로 기대된다.

• Earthquakes and Structures
• /
• 제3권3_4호
• /
• pp.549-561
• /
• 2012

Many building foundations are embedded, however it is not easy to compact the backfill around the foundation especially for the deeply embedded ones. The soil condition around the embedded foundation may affect the seismic response of a building due to the weak contact between the soil and the foundation. In this paper, the response accelerations in the short-period range and at the period of 1 second (in the long-period range) for a seismic design spectrum specified in the IBC design code were compared considering perfect and poor backfills to investigate the effect of backfill compaction around the embedded foundation. An in-house finite-element software (P3DASS) which has the capability of horizontal pseudo-3D seismic analysis with linear soil layers was used to perform the seismic analyses of the structure-soil system with an embedded foundation. Seismic analyses were carried out with 7 bedrock earthquake records provided by the Pacific Earthquake Engineering Research Center (PEER), scaling the peak ground accelerations to 0.1 g. The results indicate that the poor backfill is not detrimental to the seismic response of a building, if the foundation is not embedded deeply in the soft soil. However, it is necessary to perform the seismic analysis for the structure-soil system embedded deeply in the soft soil to check the seismic resonance due to the soft soil layer beneath the foundation, and to compact the backfill as well as possible.

• 대한임베디드공학회논문지
• /
• 제10권3호
• /
• pp.151-156
• /
• 2015

Recently, an embedded flash memory has been widely used for the Internet of Things(IoT). Due to its nonvolatility, economical feasibility, stability, low power usage, and fast speed. With respect to power consumption, the embedded memory system must consider the most significant design factor. The objective of this research is to design high performance and low power NAND flash memory architecture including a dual buffer as a replacement for NOR flash. Simulation shows that the proposed NAND flash system can achieve better performance than a conventional NOR flash memory. Furthermore, the average memory access time of the proposed system is better that of other buffer systems with three times more space. The use of a small buffer results in a significant reduction in power consumption.

• International Journal of Internet, Broadcasting and Communication
• /
• 제8권1호
• /
• pp.42-52
• /
• 2016

In this paper, we propose the 16-bits optimization design of the ARIA block-cipher algorithm for embedded systems with 16-bits processors. The proposed design adopts 16-bits XOR operations and rotated shift operations as many as possible. Also, the proposed design extends 8-bits array variables into 16-bits array variables for faster chained matrix multiplication. In evaluation experiments, our design is compared to the previous 32-bits optimized design and 8-bits optimized design. Our 16-bits optimized design yields about 20% faster execution speed and about 28% smaller footprint than 32-bits optimized code. Also, our design yields about 91% faster execution speed with larger footprint than 8-bits optimized code.

• 대한임베디드공학회논문지
• /
• 제7권5호
• /
• pp.227-239
• /
• 2012

Recent advances in electronics have enabled various conventional products to incorporate with numerous powerful microcontroller. Generally, an embedded system is a computer system designed for specific control functions within a larger system, often with real-time computing constraints. The growing performance and reliability of hardware components and the possibilities brought by various design method enabled implementing complex functions that improve the comport of the system's occupant as well as their safety. A cyber physical system (CPS) is a system featuring a tight combination of, and coordination between, the system's computational and physical elements. The concept of cyber physical system, including physical elements, cyber elements, and shared networks, has been introduced due to two general reasons: design flexibility and reliability. This paper presents a cyber physical system where system components are connected to a shared network, and control functions are divided into small tasks that are distributed over a number of embedded controllers with limited computing capacity. In order to demonstrate the effectiveness of cyber physical system, an unmanned forklift with autonomous obstacle avoidance ability is implemented and its performance is experimentally evaluated.

• 한국국방경영분석학회지
• /
• 제33권2호
• /
• pp.49-60
• /
• 2007

최근 임베디드 소프트웨어는 유 무선 통신의 발전 및 디지털 정보기기의 확장, 그리고 이러한 기기들의 컨버전스 등을 통해 그 활용 분야가 급격히 확장되고 있으며 그 기능이나 품질에서도 더욱 완전한 소프트웨어를 개발하려는 노력이 강조되고 있다. 이에 따라 소프트웨어 결함을 조기에 발견하여 임베디드 소프트웨어의 품질을 향상시키려는 소프트웨어 테스트 프로세스에 대한 중요성이 더욱 부각되었으나 고도의 정확성과 실시간 처리가 요구되는 임베디드 소프트웨어에 적용할 수 있는 테스트 프로세스 모델은 없는 실정이다. 따라서 본 논문에서는 임베디드 소프트웨어의 특징과 테스트 프로세스의 특성을 반영한 임베디드 소프트웨어 테스트 성숙도 모델(Emb-TMM) 설계를 위한 절차와 사례연구 결과를 제시한다. 이를 위해 Emb-TMM 설계절차를 참조모델 선정 및 영역 도출, 수준별 영역 분류 그리고 모델 설계라는 세 가지의 큰 부분으로 분류하여 제안한다. 그런 다음 제안한 Emb-TMM 설계절차를 통해 실제로 임베디드 소프트웨어 개발 시 어떻게 적용할 수 있는지를 사례연구를 통해 제시한다.

• Journal of Computing Science and Engineering
• /
• 제2권4호
• /
• pp.340-356
• /
• 2008

The cognitive constraints of the human mind must drive the decisions in architecture and methodology design in order that the systems we build are comprehensible. This paper presents a methodology for the design of time-triggered embedded systems that leads to understandable artifacts. We lift the design process to a higher level of abstractionto the level of computational components that interact solely by the exchange of messages. The time-triggered architecture makes it possible to specify the temporal properties of component interfaces precisely and provides temporally predictable message communication, such that the precise behavior of a large design can be studied in the early phases of a design on the basis of the component interface specifications. This paper shows how the cognitive simplification strategies of abstraction, partitioning and segmentation are supported by the time-triggered architecture and its associated design methodology to construct evolvable embedded systems that can be readily understood and modified.

• 한국멀티미디어학회논문지
• /
• 제12권2호
• /
• pp.231-243
• /
• 2009

임베디드 시스템 시장이 확대되면서 최근 들어 자동차, 선박, 로봇 등과 같은 다양한 분야에서 임베디드 소프트웨어에 대한 관심이 증가되고 있다. 이와 관련하여 임베디드 운영체제, 임베디드 소프트웨어 모델링 기법, 임베디드 소프트웨어 테스팅 등 다양한 연구들이 이루어지고 있다. 그러나 지금까지 임베디드 분야가 하드웨어 분야에 치중되어 왔기 때문에 임베디드 시스템 개발에 있어서 체계적인 공학적 접근 방식이 미약한 상태이다. 이 뿐만 아니라 임베디드 시스템 개발에 있어서 재사용성을 고려한 프레임워크 기반의 설계 기법 등은 반영되지 못한 실정이다. 이렇게 개발됨으로써 시스템 내에 죽은 코드(Dead Code)들이 산재해 있을 뿐만 아니라 시스템의 재사용성이 매우 저조한 결과를 보이고 있다. 본 논문에서는 이러한 재사용성 향상을 위한 임베디드 시스템의 프레임워크를 제시하고, 이 프레임워크에 대한 정적 메타 모델을 제시한다. 이러한 메타 모델을 통해 임베디드 시스템의 재사용 프레임워크의 구조를 표현 할 뿐만 아니라, 이를 기반으로 다양한 임베디드 시스템 형태에 따라 모델을 쉽게 확장하여 설계할 수 있도록 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.481-484
• /
• 2007

본 논문에서는 임베디드시스템에 기초를 둔 시스템온칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이다. 이 방법은 높은 수행시뮬레이션을 요구하고 하드웨어/소프트웨어 통합설계 툴을 사용하여 구현을 위한 실행 가능한 규격화된 적절함을 요구한다. 시스템 인터페이스 처럼 이미 존재하고 있는 부품의 재사용은 지원되지만, 작업 이후는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어진다. 실제 설계 흐름은 모든 프로세스를 통하여 요구되는 구현으로부터 모든 설계 단계 사이의 궤환을 허용하게끔 설명되어진다. 향후 좀더 진보된 임베디드시스템에 기초를 둔 시스템은칩을 구성하는 방법이 요구된다.