• 제목/요약/키워드: eFuse

검색결과 48건 처리시간 0.034초

Design of 1-Kb eFuse OTP Memory IP with Reliability Considered

  • Kim, Jeong-Ho;Kim, Du-Hwi;Jin, Liyan;Ha, Pan-Bong;Kim, Young-Hee
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권2호
    • /
    • pp.88-94
    • /
    • 2011
  • In this paper, we design a 1-kb OTP (Onetime programmable) memory IP in consideration of BCD process based EM (Electro-migration) and resistance variations of eFuse. We propose a method of precharging BL to VSS before activation of RWL (Read word-line) and an optimized design of read NMOS transistor to reduce read current through a non-programmed cell. Also, we propose a sensing margin test circuit with a variable pull-up load out of consideration for resistance variations of programmed eFuse. Peak current through the non-programmed eFuse is reduced from 728 ${\mu}A$ to 61 ${\mu}A$ when a simulation is done in the read mode. Furthermore, BL (Bit-line) sensing is possible even if sensed resistance of eFuse has fallen by about 9 $k{\Omega}$ in a wafer read test through a variable pull-up load resistance of BL S/A (Sense amplifier).

Single Device를 사용한 조도센서용 eFuse OTP IP 설계 (Design of eFuse OTP IP for Illumination Sensors Using Single Devices)

  • 에치크 수아드;김홍주;김도훈;권순우;하판봉;김영희
    • 전기전자학회논문지
    • /
    • 제26권3호
    • /
    • pp.422-429
    • /
    • 2022
  • 조도센서 칩은 아날로그 회로의 트리밍이나 디지털 레지스터의 초기 값을 셋팅하기 위해 소용량의 eFuse(electrical Fuse) OTP(One-Time Programmable) 메모리 IP(Intellectual Property)를 필요로 한다. 본 논문에서는 1.8V LV(Low-Voltage) 로직 소자를 사용하지 않고 3.3V MV(Medium Voltage) 소자만 사용하여 128비트 eFuse OTP IP를 설계하였다. 3.3V 단일 MOS 소자로 설계한 eFuse OTP IP는 1.8V LV 소자의 gate oxide 마스크, NMOS와 PMOS의 LDD implant 마스크에 해당되는 총 3개의 마스크에 해당되는 공정비용을 줄일 수 있다. 그리고 1.8V voltage regulator 회로가 필요하지 않으므로 조도센서 칩 사이즈를 줄일 수 있다. 또한 조도센서 칩의 패키지 핀 수를 줄이기 위해 프로그램 전압인 VPGM 전압을 웨이퍼 테스트 동안 VPGM 패드를 통해 인가하고 패키징 이후는 PMOS 파워 스위칭 회로를 통해 VDD 전압을 인가하므로 패키지 핀 수를 줄일 수 있다.

PMIC용 넓은 동작전압 영역을 갖는 eFuse OTP 설계 (Design of eFuse OTP Memory with Wide Operating Voltage Range for PMICs)

  • 정우영;학문초;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제18권1호
    • /
    • pp.115-122
    • /
    • 2014
  • 본 논문에서는 eFuse OTP 메모리가 넓은 동작전압 영역을 갖도록 하기 위해서 V2V($=2V{\pm}10%$)의 regulation된 전압을 이용한 RWL 구동회로와 BL 풀-업 부하회로를 제안하므로 수 십 $k{\Omega}$의 post-program 저항을 센싱하면서 OTP 셀의 blowing되지 않은 eFuse를 통해 흐르는 읽기 전류를 $100{\mu}A$ 이내로 억제하여 신뢰성을 확보하였다. 그리고 OTP 셀 어레이 사이즈를 1행 ${\times}$ 32열과 4행 ${\times}$ 8열의 경우에 대해 OTP IP 크기를 비교한 결과 32비트 eFuse OTP의 레이아웃 면적은 각각 $735.96{\mu}m{\times}61.605{\mu}m$ ($=0.04534mm^2$), $187.065{\mu}m{\times}94.525{\mu}m$ ($=0.01768mm^2$)로 4행 ${\times}$ 8열의 32비트 eFuse OTP 사이즈가 1행 ${\times}$ 32열의 32비트 eFuse OTP 사이즈보다 더 작은 것을 확인하였다.

90nm 공정용 4Kb Poly-Fuse OTP IP 설계 (Design of 4Kb Poly-Fuse OTP IP for 90nm Process)

  • 강혜린;리룡화;김도훈;권순우;부쉬라 마흐누르;하판봉;김영희
    • 한국정보전자통신기술학회논문지
    • /
    • 제16권6호
    • /
    • pp.509-518
    • /
    • 2023
  • 본 논문에서는 아날로그 회로 트리밍과 Calibration 등에 필요한 4Kb Poly-Fuse OTP IP를 설계하였다. NMOS Select 트랜지스터와 Poly-Fuse 링크로 구성된 Poly-Fuse OTP 셀의 BL 저항을 줄이기 위해 BL은 Metal 2와 Metal 3를 stack하였다. 그리고 BL 라우팅 저항을 줄이기 위해 4Kb 셀은 64행 × 32열 Sub-block 셀 어레이 2개로 나뉘었으며, BL 구동회로는 Top과 Bottom으로 나누어진 2Kb Sub-block 셀 어레이의 가운데에 위치하고 있다. 한편 본 논문에서는 1 Select 트랜지스터에 1 Poly-Fuse 링크를 사용하는 OTP 셀에 맞게 코어회로를 제안하였다. 그리고 OTP IP 개발 초기 단계에서 프로그램되지 않은 Poly-Fuse의 저항이 5kΩ까지 나올수 있는 경우까지를 고려한 데이터 센싱 회로를 제안하였다. 또한 Read 모드에서 프로그램되지 않은 Poly-Fuse 링크를 통해 흐르는 전류를 138㎂ 이하로 제한하였다. DB HiTek 90nm CMOS 공정으로 설계된 Poly-Fuse OTP 셀 사이즈는 11.43㎛ × 2.88㎛ (=32.9184㎛2)이고, 4Kb Poly-Fuse OTP IP 사이즈는 432.442㎛ × 524.6㎛ (=0.227mm2)이다.

아크전압에 따른 fuse element의 burnback에 관한 연구 (A Study of Fuse Element Burnback to the Arc Voltage)

  • 윤영주;박두기;이세현;심응보;구경완;한상옥
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1997년도 하계학술대회 논문집 C
    • /
    • pp.1205-1209
    • /
    • 1997
  • When the short fault current is flowed into a fuse, the notch of element is melted, and burnbacked by arc plasma, which caused by the voltage of fuse at both ends. The cutoff ability of fuse is heavily influenced by the degree of burnback. In this paper, we investigated the amount of burnback to the applied voltage di/dt variation, As a result, we confirmed that the amount of burnback is proportional to the variation of the applied voltage.

  • PDF

81미리 조명탄용 신관 KM84A1E1 지연제의 저장수명 예측 연구 (A Study of Storage Life Estimation for Delay System in the Fuse of 81mm Illuminating Projectile)

  • 장일호;김지훈;이우철;백승준;손영갑
    • 품질경영학회지
    • /
    • 제40권3호
    • /
    • pp.270-277
    • /
    • 2012
  • Purpose: In this paper, storage lifetime of delay system in the fuse of 81MM illuminating projectile is estimated. Methods: Accelerated degradation testings of tungsten delay system using both temperature and humidity stresses were performed, and then delay time increase of the systems were analyzed as degradation data based on distribution-based degradation processes. Results: The estimated storage lifetime of detonator is between 11.8 years and 17.6 years with each stress-life relationship. Conclusion: Comparing with field data, storage lifetime of 90% reliability is about 12 years.

초기형 별 방향 성간운의 CO 와 H2 비율 계산 (CO TO H2 RATIO OF INTERSTELLAR MOLECULAR CLOUDS IN THE DIRECTIONS OF EARLY TYPE STARS)

  • 박재우;이대희;민경욱
    • Journal of Astronomy and Space Sciences
    • /
    • 제21권4호
    • /
    • pp.243-248
    • /
    • 2004
  • FUSE(Far Ultraviolet Spectroscopic Explorer)를 이용해 7개의 초기형 별 방향에 존재하는 CO 흡수선을 관측했다. BEFS(Berkeley Extreme and Far-ultraviolet Spectrometer)로 관측한 54개의 초기형 별들 중에서 이번 논문에서는 시선방향으로 1개의 성간운만 존재하는 7개의 별(HD 37903, HD 97991, HD 149881, HD 156110, HD 164794, HD 214080, HD 219188)들을 선택해서 분석했다. CO 분자의 분석을 위해 자외선 영역에서 수소분자의 흡수선에 의해 가려지지 않는 E-X(0-0)($1076{\AA}$) 흡수선이 있는지 확인했으며 그 결과 3개의 별 방향에 존재하는 성간운에 대해서 CO 흡수선이 있는 것을 발견했다. 그 흡수선의 분석을 통해 성간운에 존재하는 CO의 기둥밀도를 구했고, 이번 논문에서의 결과와 이전에 구했던 수소분자의 기둥밀도로부터 CO분자와 수소분자 사이의 비율(CO to $H_2$ ratio)을 계산할 수 있었다.

Power Management IC용 One-Time Programmable Memory Cell 설계 (Design of a One-Time Programmable Memory Cell for Power Management ICs)

  • 전황곤;여억녕;김려연;김두휘;장지혜;이재형;하판봉;김영희
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 추계학술대회
    • /
    • pp.84-87
    • /
    • 2010
  • 본 논문에서는 power management IC에 사용되는 아날로그 트리밍용 antifuse OTP 셀을 제작하였다. VPP (=7V)와 VNN (=-5V)의 Dual program voltage를 이용하는 antifuse OTP 셀은 antifuse 양단에 hard breakdown 이상의 전압을 인가하여 thin gate oxide를 breakdown시킨다. $0.18{\mu}m$ BCD 공정을 이용하여 제작된 antifuse OTP 셀의 면적은 $48.01{\mu}m^2$으로 eFuse OTP 셀 면적의 44.6% 수준이다. 20개의 테스트 패턴을 측정한 결과 프로그램 후 antifuse의 저항은 수 $k{\Omega}$ 이하로 양호하게 측정되었다.

  • PDF

Precise segmentation of fetal head in ultrasound images using improved U-Net model

  • Vimala Nagabotu;Anupama Namburu
    • ETRI Journal
    • /
    • 제46권3호
    • /
    • pp.526-537
    • /
    • 2024
  • Monitoring fetal growth in utero is crucial to anomaly diagnosis. However, current computer-vision models struggle to accurately assess the key metrics (i.e., head circumference and occipitofrontal and biparietal diameters) from ultrasound images, largely owing to a lack of training data. Mitigation usually entails image augmentation (e.g., flipping, rotating, scaling, and translating). Nevertheless, the accuracy of our task remains insufficient. Hence, we offer a U-Net fetal head measurement tool that leverages a hybrid Dice and binary cross-entropy loss to compute the similarity between actual and predicted segmented regions. Ellipse-fitted two-dimensional ultrasound images acquired from the HC18 dataset are input, and their lower feature layers are reused for efficiency. During regression, a novel region of interest pooling layer extracts elliptical feature maps, and during segmentation, feature pyramids fuse field-layer data with a new scale attention method to reduce noise. Performance is measured by Dice similarity, mean pixel accuracy, and mean intersection-over-union, giving 97.90%, 99.18%, and 97.81% scores, respectively, which match or outperform the best U-Net models.