• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.859-862
• /
• 2003

This paper proposes an emulation environment for SoC designs using small number of large gate-count FPGA's and a PC system. To overcome the pin limitation problem in partitioning the design when the design size overwhelms the FPGA gate count, we use bus splitter modules that replicate on-chip bus signals in one FPGA to arbitrary number of other FPGA's with minimal pin count. The proposed scheme is applied to the emulation of 2 million gate multimedia processing chip using two Xilinx Viretex-2 6000 FPGA devices in 6.6MHz operating frequency. An ARM core, memories, camera and LCD display are modeled in software using dual 2GHz Pentium-III processors. This scheme can be utilized for more than 2 FPGA's in the same ways as two FPGA case without losing emulation speed.

• 전자공학회논문지A
• /
• 제33A권11호
• /
• pp.152-161
• /
• 1996

This paper descrisbes the implementation of a 20D DCT that can be used for video conference, JPEG, and MPEG-related applications. The implemented DCT consists of two 1-D DCTs and a transposed memory between them, and uses ROM-based multipliers instead of conventional ones. As the system bit length, the minimum bit length that satisfies the accuracy specified by the ITU standard H.261 was chosen through the simulations using the C language. The proposed design uses a dual port RAM for the transposed memory, and processes two bits of input-pixel data simultaneously t ospeed up addition process using two sets of ROMs. The basic system architecture was designed using th Synopsys schematic editor, and internal modules were described in VHDL and synthesized to logic level after simulation. Then, the compass silicon compiler was used to create the final lyout with 0.8um CMOS libraries, using the standard cell approach. The final layout contains about 110, 000 transistors and has a die area of 4.68mm * 4.96mm, and the system has the processing speed of about 50M pixels/sec.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2016년도 추계학술발표대회
• /
• pp.143-144
• /
• 2016

본 논문은 보행자의 각 발에 부착된 2개의 IMU(Inertial Measurement Unit) 정보를 융합하여 위치 추적 성능을 향상시키는 보행자 추측 항법 알고리즘을 제안하였다. 센서내의 방향드리프트로 인해 IMU기반 보행자 위치추적은 시간이 지남에 따라 성능이 크게 저하된다. 제안하는 알고리즘은 방향 드리프트로 인해 각 발의 이동경로가 발산하는 점에 착안하여, 보폭이 일정 값을 초과할 시 이를 보정하고 사용자의 위치를 계산한다. 실험을 통해 제안하는 알고리즘이 방향 드리프트를 효과적으로 감소시키는 것을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.140-141
• /
• 2019

This paper proposes a series operation algorithm for voltage balancing of modular battery pack charging/discharging system using 3P-CFDAB (3-Phase Current-Fed Dual Active Bridge) converter. By using the proposed algorithm, we can prevent deterioration or loss of a particular module. The algorithm in this paper was verified through PSIM simulation.

• ETRI Journal
• /
• 제34권3호
• /
• pp.474-477
• /
• 2012

The MPEG-D unified speech and audio coding (USAC) standardization process was initiated by MPEG to develop an audio codec that is able to provide consistent quality for mixed speech and music contents. The current USAC reference model structure consists of frequency domain (FD) and linear prediction domain (LPD) core modules and is controlled using a signal classifier tool. In this letter, we propose an LPD single-mode USAC structure using an adaptive widowing-based transform-coded excitation module. We tested our system using official test items for all mono-evaluation modes. The results of the experiment show that the objective and subjective performances of the proposed single-mode USAC system are better than those of the FD/LPD dual-mode USAC system.

• 대한수학회논문집
• /
• 제34권3호
• /
• pp.743-755
• /
• 2019

For every inverse semigroup S with subsemigroup E of idempotents, necessary and sufficient conditions are obtained for the weighted semigroup algebra $l^1(S,{\omega})$ and its second dual to be $l^1(E)$-module amenble. Some results for the module Arens regularity of $l^1(S,{\omega})$ (as an $l^1(E)$-module) are found. If S is either of the bicyclic inverse semigroup or the Brandt inverse semigroup, it is shown that $l^1(S,{\omega})$ is module amenable but not amenable for any weight ${\omega}$.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.162-164
• /
• 2019

본 논문은 전류 평형을 이용한 듀얼 모듈 스위치 모드 AC 라인 트랜스포머를 제안한다. 종래의 PFC DC/DC 컨버터로 구성된 어댑터의 경우 용량이 증가할수록 사이즈가 커지는 한계가 존재했다. 스위치 모드 라인 트랜스포코(Switch Mode Line Transformer, SMLT)는 어댑터의 소형화는 가능하지만, 대용량 어댑터에 적용할 경우 큰 공진전류로 인해 소자의 부피 저감에는 한계가 존재한다. 본 논문에서 제안하는 전류 평형 듀얼 모듈 스위치 모드 AC 라인 트랜스포코는 각 모듈의 트랜스포머 구조를 통해 중소용량의 SMLT 모듈의 병렬구동 시 별도의 전류제어 없이 전압제어만으로 각 모듈의 전류 평형을 이룰 수 있기 때문에 단순한 제어기 구조를 가진다. 또한 각 모듈을 구동하기 위한 IC를 하나의 IC로 통합하여 사용이 가능하며 SMLT의 병렬구동으로 어댑터 사이즈 저감이 가능하다. 제안방식의 타당성 검증을 위해 850W급 시작품에 대한 실험결과를 제시한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권7호
• /
• pp.2407-2424
• /
• 2022

Recently, Transformer has made great progress in video retrieval tasks due to its high representation capability. For the structure of a Transformer, the cascaded self-attention modules are capable of capturing long-distance feature dependencies. However, the local feature details are likely to have deteriorated. In addition, increasing the depth of the structure is likely to produce learning bias in the learned features. In this paper, an improved Transformer structure named TransDCS (Transformer with Dynamic Convolution and Shortcut) is proposed. A Multi-head Conv-Self-Attention module is introduced to model the local dependencies and improve the efficiency of local features extraction. Meanwhile, the augmented shortcuts module based on a dual identity matrix is applied to enhance the conduction of input features, and mitigate the learning bias. The proposed model is tested on MSRVTT, LSMDC and Activity-Net benchmarks, and it surpasses all previous solutions for the video-text retrieval task. For example, on the LSMDC benchmark, a gain of about 2.3% MdR and 6.1% MnR is obtained over recently proposed multimodal-based methods.

• 한국철도학회논문집
• /
• 제19권5호
• /
• pp.617-628
• /
• 2016

본 논문은 철도차량의 추진용 유입식 변압기 및 AC/DC 컨버터를 대체하기 위한 지능형 변압기의 구조를 제안한다. 제안된 지능형 변압기는 반도체 스위칭 소자 및 고주파 변압기를 사용한 양방향 전력 변환 컨버터의 형태로써, 기존 변압기에 비해 경량화 되고, 역률 제어 등의 능동적인 제어 성능으로 인해 단상 계통 전원의 효율적인 활용을 가능하게 한다. 제안하는 지능형 변압기는 60Hz 교류 고전압을 직류 고전압으로 변환하기 위한 정류단으로 Neutral point clamped type 의 H-bridge 컨버터를 여러 개 직렬 연결해 구성했다. 직류로 변환된 입력단 전력은 고주파 변압기와 Neutral point clamped type H-bridge 컨버터 2개로 구성된 Dual-Active-Bridge 컨버터를 이용해 출력측에 필요한 저전압을 공급할 수 있도록 했다. 또한, 본 논문에서는 다수의 컨버터 모듈 내부 직류단 전압을 균형제어하며, 단상 교류 전원에서 직류 출력 전원간의 양방향 전력 제어를 가능하게 하는 제어 알고리즘을 제안한다. 제안한 지능형 변압기의 구조 및 제어 시스템은 75kVA 급 3.3kVrms 입력, 750VDC 출력의 지능형 변압기를 설계 및 회로 시뮬레이션 결과를 통해 검증했다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.105-109
• /
• 2005

본 논문은 LTCC 공정에 기반을 둔 GSM/DCS dual band 의 소형화된 antenna switch module을 공정변수 따른 특성의 왜곡을 안정화시키는 연구를 수행하였다. 특히 tape thickness의 변화에 따라 패턴간의 기생 커플링이 주된 변수로 작용한다. 두께 50um인 tape으로 제작된 시편의 사이즈는 $4.5{\times}3.2{\times}0.8 mm^3$이고 insertion loss는 Rx mode와 Tx mode 각각 ldB. 1.2dB 이하이다. 공정상에서 tape thickness의 변화에 따라 개발된 모듈의 특성 안정성을 검증하기 위해 각 블록-다이플렉서,필터, 바이어스 회로-을 probing method을 이용, 측정하였고, 각 블록간의 상호관계는 VSWR을 계산하여 비교하였다. 또한 회로적 관점에서 특성 개선을 위해 바이어스 회로부분의 집중소자형과 분포소자형을 구현하여 서로 비교 분석하였다. 이를 통해 각 블록의 측정과 계산된 VSWR의 데이터는 공정변수에 의해 변화된 전체 module의 특성과 안정성 거동을 파악하는데 좋은 정보를 준다. Tape thickness변화에도 불구하고 다이플렉스의 matching값은 연결되는 바이어스 회로와 LPF의 matching값과 상대 matching이 되면서, 낮은 VSWR을 유지하여 전체 insertion loss가 안정화되는 것을 확인하였다. 더불어 분포소자형 바이어스 회로보다는 집중소자형이 다른 회로블럭과의 관계에서 더 좋은 매칭을 이루어 loss개선에 일조하였다. Tape thickness가 6 um이상의 변화를 가져와도 집중소자형 바이어스 회로는 낮은 손실을 유지하여 더 넓은 안정 범위를 가져오기 때문에 양산에 적합한 구조가 될 수 있다 그리고, probing method에 의한 안정성 특성 추출은 세라믹에 임베디드된 수동회로들의 개발에 충분히 적용될 수 있다.