• 대한기계학회논문집A
• /
• 제40권1호
• /
• pp.17-22
• /
• 2016

바코드 리더를 위한 전자기력을 이용한 소형 회전 무빙 코일 타입 보이스 코일 구동기를 개발하였다. 본 구동기는 1 개의 자석과 1 개의 코일 그리고 1 개의 복원핀으로 이루어진 간단한 구조이다. 구동기는 DC 모터의 선형으로 근사화한 이론적인 모델링으로 해석하고, 유한 요소 해석 프로그램으로 모터 상수와 복원력 상수를 계산하여 동적 성능을 예측하였다. 공진 주파수는 64 Hz 이며 바코드 리더를 위한 50 Hz 의 주파수에서 60 deg 의 반사각을 가짐으로 예측되었다. 시작품을 제작하여 실험을 통하여 3 V 의 입력 전압에서 50 Hz 의 주파수에서 61.8 deg 의 반사각을 가짐을 확인하였다. 제안된 구동기는 Op-amp 를 이용하여 간단한 개루프 제어 회로 구성이 가능하다.

• 한국재난정보학회 논문집
• /
• 제9권2호
• /
• pp.188-194
• /
• 2013

철도의 고속화가 진행됨에 따라 보다 경제적인 고속선용 교량 시스템의 개발을 위한 연구가 활발히 진행되고 있다. 이 논문에서는 기존의 프리스트레싱기법에 새로운 방식으로 추가적인 프리스트레스를 도입할 수 있는 바이프리스트레싱기법을 이용한 신형식 거더를 소개하였다. 추가적인 인장력은 단면 상부에 설치된 강봉 사이에 쐐기형 핀바를 삽입하여 도입할 수 있다. 신형식 거더가 적용된 철도교량의 고속선 적용성은 동적해석을 통한 안정성 검토를 통하여 수행하였다. 동적안정성 검토는 30m, 35m 및 40m 경간의 교량시스템에 대한 KTX 이동하중해석을 통하여 수행하였다. 검토 결과 개발된 교량은 구조적 안정성, 주행안전성, 승차감 확보를 위하여 검토되고 있는 제한값을 모두 만족하는 것으로 나타났다.

• 한국기계가공학회지
• /
• 제20권3호
• /
• pp.92-99
• /
• 2021

An automatic transmission, which consists of several decks of planetary gear sets, provides multiple speed and torque ratios by actuating brakes and clutches (mechanical friction components) for connecting central members of the planetary gear sets. The gear set consists of the sun gear, the ring gear, and the carrier supporting multiple planet gears with pin shafts. In designing a new automatic transmission, there are many steps to design and analyze: gears, brakes and clutches, shafts, and other mechanical components. Among them, selecting thrust bearings that not only allow the relative rotation of the central members and other mechanical components but also support axial forces coming from them is important; doing so yields superior driving performance and better fuel efficiency. In selecting thrust bearings, the magnitude of axial forces on them is a critical factor that affects their bearing size and performance; its results are systematically related to the direction of the helical angle of each planetary gear set (a geometric design profile). This research presents the effects of the helical angle direction on the axial forces acting on thrust bearings in an automatic transmission consisting of planetary gear sets. A model transmission was built by analyzing kinematics and power flows and by designing planetary gear sets. The results of the axial forces on thrust bearings were analyzed for all combinations of helix angle directions of the planetary gear sets.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.88-93
• /
• 2023

고대역폭 메모리(HBM)에 대한 수요가 증가하고 직경이 더 큰 웨이퍼의 핸들링 기술이 발전함에 따라 본딩 웨이퍼의 두께 균일성에 대해 신뢰성을 확보할 수 있는 측정 방법이 요구되고 있다. 본 연구에서는 300mm 웨이퍼를 대상으로 웨이퍼의 전 영역에 대해 TTV를 측정할 수 있는 모듈을 설계 제직하고, 측정 모듈의 설계를 바탕으로 발생할 수 있는 측정 오차를 분석하였으며, 웨이퍼의 처짐과 척의 기구적 오차를 고려한 모델 해석을 통해 예측된 기울기 값에 따른 측정 오차를 추정하였다. TTV 측정 모듈은 웨이퍼 지지를 위한 센터 척과 리프트 핀을 활용하여 웨이퍼의 전체 영역에 대해 측정이 가능하도록 하였다. 모달 해석을 통해 모듈의 구조적 안정성을 예측하였으며, 구동부와 측정부 모두 100Hz 이상의 강성을 갖는 것을 확인하였다. 설계된 모듈의 측정 오차를 예측한 결과 두께 1,500um의 본딩 웨이퍼를 측정할 경우 예측된 측정 오차는 1.34nm로 나타났다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2359-2368
• /
• 2013

본 논문에서는 power IC에서 파워가 ON되어있는 동안 입력 신호인 RD(Read) 신호 포트에 glitch와 같은 신호 잡음이 발생하더라도 파워-업(power-up)시 readout된 DOUT 데이터를 유지하면서 다시 읽기 모드로 재진입하지 못하도록 막아주는 IRD(Internal Read Data) 회로를 제안하였다. 그리고 pulsed WL(Word-Line) 구동방식을 사용하여 differential paird eFuse OTP 셀의 read 트랜지스터에 수 십 ${\mu}A$의 DC 전류가 흐르는 것을 방지하여 blowing 안된 eFuse 링크가 EM(Electro-Migration)에 의해 blowing되는 것을 막아주어 신뢰성을 확보하였다. 또한 program-verify-read 모드에서 프로그램된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력하는 회로를 설계하였다. $0.18{\mu}m$ 공정을 이용하여 설계된 8-비트 eFuse OTP IP의 레이아웃 면적은 $189.625{\mu}m{\times}138.850{\mu}m(=0.0263mm^2)$이다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.