Journal of the Microelectronics and Packaging Society (마이크로전자및패키징학회지)

The Korean Microelectronics and Packaging Society (한국마이크로전자및패키징학회)
권호 표지
DOI QR코드

DOI QR Code

Design for Enhanced Precision in 300 mm Wafer Full-Field TTV Measurement

300 mm 웨이퍼의 전영역 TTV 측정 정밀도 향상을 위한 모듈 설계

  • An-Mok Jeong (Department of Smart Manufacturing R&D System, Korea Institute of industrial Technology) ;
  • Hak-Jun Lee (Department of Smart Manufacturing R&D System, Korea Institute of industrial Technology)
  • 정안목 (한국생산기술연구원 스마트생산시스템연구부문) ;
  • 이학준 (한국생산기술연구원 스마트생산시스템연구부문)
  • Received : 2023.09.12
  • Accepted : 2023.09.30
  • Published : 2023.09.30
Download PDF
⟨ Previous Next ⟩

Abstract

As the demand for High Bandwidth Memory (HBM) increases and the handling capability of larger wafers expands, ensuring reliable Total Thickness Variation (TTV) measurement for stacked wafers becomes essential. This study presents the design of a measurement module capable of measuring TTV across the entire area of a 300mm wafer, along with estimating potential mechanical measurement errors. The module enables full-area measurement by utilizing a center chuck and lift pin for wafer support. Modal analysis verifies the structural stability of the module, confirming that both the driving and measuring parts were designed with stiffness exceeding 100 Hz. The mechanical measurement error of the designed module was estimated, resulting in a predicted measurement error of 1.34 nm when measuring the thickness of a bonding wafer with a thickness of 1,500 ㎛.

고대역폭 메모리(HBM)에 대한 수요가 증가하고 직경이 더 큰 웨이퍼의 핸들링 기술이 발전함에 따라 본딩 웨이퍼의 두께 균일성에 대해 신뢰성을 확보할 수 있는 측정 방법이 요구되고 있다. 본 연구에서는 300mm 웨이퍼를 대상으로 웨이퍼의 전 영역에 대해 TTV를 측정할 수 있는 모듈을 설계 제직하고, 측정 모듈의 설계를 바탕으로 발생할 수 있는 측정 오차를 분석하였으며, 웨이퍼의 처짐과 척의 기구적 오차를 고려한 모델 해석을 통해 예측된 기울기 값에 따른 측정 오차를 추정하였다. TTV 측정 모듈은 웨이퍼 지지를 위한 센터 척과 리프트 핀을 활용하여 웨이퍼의 전체 영역에 대해 측정이 가능하도록 하였다. 모달 해석을 통해 모듈의 구조적 안정성을 예측하였으며, 구동부와 측정부 모두 100Hz 이상의 강성을 갖는 것을 확인하였다. 설계된 모듈의 측정 오차를 예측한 결과 두께 1,500um의 본딩 웨이퍼를 측정할 경우 예측된 측정 오차는 1.34nm로 나타났다.

Keywords

Acknowledgement

본 연구는 산업통상자원부의 'PIM 인공지능반도체 핵심기술개발 사업'의 지원을 받아 수행된 연구 결과임(No. RS-2022-00154701, HBM 제조를 위한 초박형 웨이퍼 핸들링용 본딩장비 상용화 기술개발)

References

  1. Y. Liu, H. Tao, D. Zhao, X. Lu, "An Investigation on the Total Thickness Variation Control and Optimization in the Wafer Backside Grinding Process", Materials,15(12) (2022)
  2. W. Sun, Z. J. Pei, G. R. Fisher, "Fine grinding of silicon wafers: effects of chuck shape on grinding marks", International Journal of Machine Tools and Manufacture, 45(6), 673-686 (2005) https://doi.org/10.1016/j.ijmachtools.2004.09.020
  3. X. Guo, W. Yao, X. Zhu, Y. Li, R. Kang, "Research on the shape of ground wafer in Back Grinding of Wafer with Outer Rim", Materials Science in Semiconductor Processing, 139 (2022)
  4. Z. Xianglong, W. Yao, X. Guo, R. Kang, M. J. Ahmad, "The effect of the chuck shape on the wafer topography in back grinding of wafer with outer rim", Advances in Mechanical Engineering, 13(10), (2021)
  5. K. Tang, R. Kang, D. Guo, L. Song, "Modeling and investigation on wafer shape in wafer rotational grinding method", The International Journal of Advanced Manufacturing Technology, 64, 707-714 (2013) https://doi.org/10.1007/s00170-012-4040-4
  6. Y. S. Kim, N. Maeda, H. Kitada, K. Fujimoto, S. Kodama, A. Kawai, K. Arai, K. Suzuki, T. Nakamura, T. Ohba, "Advanced wafer thinning technology and feasibility test for 3D integration", Microelectronic Engineering, 107, 65-71 (2013) https://doi.org/10.1016/j.mee.2012.10.025
  7. J. Bae, J. Park, H. Ahn, J. Jin, "Total physical thickness measurement of a multi-layered wafer using a spectral-domain interferometer with an optical comb", Optics Express, 25(11), 12689-12697 (2017) https://doi.org/10.1364/OE.25.012689
  8. S. Maeng, J. Park, B. O, J. Jin, "Uncertainty improvement of geometrical thickness and refractive index measurement of a silicon wafer using a femtosecond pulse laser", Optics Express, 20(11), 12184-12190 (2012) https://doi.org/10.1364/OE.20.012184
  9. S. D. Kim, J. W. Jung, "Novel Wafer Warpage Measurement Method for 3D Stacked IC", Journal of the Semiconductor & Display Technology, 17(1), 86-90 (2018)
  10. E.-K. Kim, "Assessment of ultra-thin Si wafer thickness in 3D wafer stacking", Microelectronics Reliability, 50(2), 195-198 (2010) https://doi.org/10.1016/j.microrel.2009.10.002
  11. Y. Kim, S.-K. Kang, S. E. Kim, "Study of thinned Si wafer warpage in 3D stacked wafers", Microelectronics Reliability, 50(12), 1988-1993 (2010) https://doi.org/10.1016/j.microrel.2010.05.006