• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.236-244
• /
• 2003

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.

• 한국정보전자통신기술학회논문지
• /
• 제10권6호
• /
• pp.558-569
• /
• 2017

본 논문에서는 MCU 내장형 1.5V 단일전원 256Kb EEPROM IP는 배터리 응용을 위해 설계되었다. 기존의 body-potential 바이어싱 회로를 사용하는 cross-coupled VPP (Boosted Voltage) 전하펌프회로는 erase와 program 모드에서 빠져나올 때 5V cross-coupled PMOS 소자에 8.53V의 고전압이 걸리면서 junction breakdown이나 gate oxide breakdown에 의해 소자가 파괴될 수 있다. 그래서 본 논문에서는 cross-coupled 전하펌프회로의 출력 노드는 VDD로 프리차징시키는 동시에 펌핑 노드들을 각 펌핑 단의 입력전압으로 프리차징하므로 5V PMOS 소자에 5.5V 이상의 고전압이 걸리지 않도록 하므로 breakdown이 일어나는 것을 방지하였다. 한편 256Kb을 erase하거나 program하는 시간을 줄이기 위해 all erase, even program, odd program과 all program 모드를 지원하고 있다. 또한 cell disturb 테스트 시간을 줄이기 위해 cell disturb 테스트 모드를 이용하여 256Kb EEPROM 셀의 disturb를 한꺼번에 인가하므로 disturb 테스트 시간을 줄였다. 마지막으로 이 논문에서는 erase-verify-read 모드에서 40ns의 cycle 시간을 만족하기 위해 CG disable 시간이 빠른 CG 구동회로는 새롭게 제안되었다.

• 한국정보전자통신기술학회논문지
• /
• 제12권3호
• /
• pp.282-289
• /
• 2019

반사형 및 태양광 LED 도로 표지병은 도로 환경에 대한 시인성 확보 방법 중 하나로 사용되고 있다. 도로 표지병은 반사형 과 태양광 LED의 개별 제품으로는 범용성, 효율성, 간편성 및 시인성에 대한 장, 단점이 존재 하나 해당 부분 이외에 사고 후 2차 사고 방지 및 기타 교통 시스템과의 연계를 통한 확장성을 가지기 어렵다는 공통적인 단점을 가지고 있다. 본 논문은 기존 태양광 LED 도로 표지병에 RF 방식의 통신을 사용한 무선 제어 기능을 내장한 도로 표지병과 이를 제어하는 시스템에 대해 제안하였다. 제안된 시스템을 스마트 도로 표지병 시스템이라 하였으며 기존 태양광 LED 도로 표지병에 RF 방식의 통신 기능을 내장하여 중앙 통제실과 연계된 중앙제어장치 및 중계기를 통하여 해당 기기를 제어 할 수 있다. 또한 도로 상태에 따라 점등 방법, 색상 등의 제어가 가능하기 때문에 도로의 상태를 운전자에게 제공하여 사고 후 2차사고 방지에 대한 기능을 수행할 수 있다. 또한 LED 및 RF통신의 지속적인 전력 소모량을 최소화 하는 기능을 추가 하였다. 제안된 시스템의 유효성을 검증하기 위해 시작품을 제작 하였으며 기존의 시인성 확보를 통한 사고 방지 기능 외에 기타 교통 시스템과의 연계에 의한 사고 후 2차사고 방지 기능에 대학 역할이 가능함을 확인 하였다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.385-391
• /
• 2023

최근 탄소배출을 최소화하기 위해 전기자동차의 사용이 증가함에 따라 핵심 부품인 리튬이온 배터리의 상태 및 성능 분석의 중요성이 대두되고 있다. 따라서 배터리의 상태 및 성능에 영향을 줄 수 있는 배터리의 전압, 전류 및 온도뿐만 아니라 전기 자동차의 운행 데이터 및 충전 패턴 데이터를 활용한 종합적인 분석이 필요하다. 따라서 전기적 이동 수단에서 수집되는 배터리 데이터 수집 및 데이터 전처리, 단순 배터리 데이터에 추가적인 운전자 운전 습관에 대한 데이터 수집 및 전처리, 분석된 영향인자를 기반으로 인공지능 알고리즘 세부 설계 및 수정, 해당 알고리즘을 기반으로 하는 배터리 분석 및 평가 모델 설계하였다. 본 논문에서는 실시간 전기버스를 대상으로 운행 데이터와 배터리 데이터를 수집하여 Random Forest 알고리즘 활용하여 학습시킨 후, XAI 알고리즘을 통해 배터리 상태 중요 영향인자로 배터리의 상태, 운행 및 충전 패턴 데이터 등을 종합적으로 고려하여 운행 패턴에서 급가속, 급 감속, 급정지와 충 방전 패턴에서 일 주행횟수, 일일 누적 DOD와 셀 방전에서 셀 전압 차 , 셀 최대온도, 셀 최소온도의 요소가 배터리 상태에 많은 영향을 미치는 인자로 확인되었으며, Random Forest 알고리즘 기반으로 배터리 분석 및 평가 모델을 설계하고 평가하였다.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.21-32
• /
• 2006

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.