• 방송공학회논문지
• /
• 제25권2호
• /
• pp.242-251
• /
• 2020

최근 단일 영상 초해상도에 깊은 합성 곱 신경망을 적용한 알고리듬이 많이 연구되었다. 현존하는 딥러닝 기반 초해상도 기법들은 네트워크의 후반부에 해상도를 업샘플링 하는 구조를 가진다. 이러한 구조는 저해상도에서 고해상도로 한 번에 매핑을 하기에 많은 정보를 예측하는 높은 확대율에서 비효율적인 구조를 가진다. 본 논문에서는 반복적인 업-다운 샘플링 구조를 기반으로 하여 채널 집중 잔여 밀집 블록을 이용한 단일 영상 초해상도 기법을 제안한다. 제안한 알고리듬은 저해상도와 고해상도의 매핑 관계를 효율적으로 예측하여 높은 확대율에서 기존의 알고리듬에 비해 최대 0.14dB 성능 향상과 개선된 주관적 화질을 보여준다.

• 방송공학회논문지
• /
• 제14권5호
• /
• pp.638-649
• /
• 2009

최근 들어 다양한 스테레오 3D 디스플레이 장치의 출시가 활발히 이루어지면서 임의의 스테레오 3D 영상에 대한 효과적인 크기 변환 방법, 즉 스케일링(scaling) 방법에 대한 요구가 증가되고 있다. 그런데 CG 등을 통하여 생성된 경우와 같이 장면의 기하학적 정보를 완벽히 파악할 수 있는 경우를 제외하고는, 정확한 스테레오 3D 영상의 스케일링은 현실적으로 불가능하다. 이러한 제한으로 가장 널리 이용되는 방법은 좌우 영상에 대하여 적절한 2D 스케일링을 수행하고, 그 결과로 적절한 스테레오 3D 영상스케일링이 발생하기를 기대하는 것이다. 본 논문에서는 2D 영상 스케일링을 통한 스테레오 3D 영상 스케일링에 있어서, 양안시(binocular vision) 모델에 근거한 기하학적 분석과 주파수 변화 분석을 제시한다. 기하학적 분석을 통해서는 스테레오 3D 영상에서 발생 가능한 왜곡들에 대해서 설명하고, 주파수 변화 분석을 통해서는 디지털 신호의 스케일링에 필수적으로 요구되는 aliasing 왜곡 방지 방법에 대해서도 제안한다. 제안된 방법은 주관적 화질 평가 결과 샘플링 이론 (sampling theory)에만 근거한 필터링 방식에 비해 화질 왜곡을 더욱 효과적으로 억제할 수 있다는 것을 파악할 수 있었다. 따라서, 제안된 방법은 다양한 해상도를 지니는 3D 디스플레이 장치에서의 스테레오 3D 영상 재생에 효과적으로 이용될 것으로 기대된다.

• 한국방재학회:학술대회논문집
• /
• 한국방재학회 2011년도 정기 학술발표대회
• /
• pp.175-175
• /
• 2011

IDF 곡선은 수리구조물의 설계에 이용되며 본 연구에서는 기후변화를 고려한 GCM의 시간적 공간적 축소화기법을 통하여 미래의 IDF 곡선을 생성하였다. GCM자료로는 HadCM3과 CGCM3의 지역주의와 경제발전을 지향하는 A2시나리오를 이용하였다. GCM자료에 대한 공간적인 축소화기법으로 다중회귀 모형인 SDSM(Statistical DownScaling Model)을 이용하여 2030년, 2050년, 2080년의 미래의 일강우 자료를 생성하였다. 이를 다시 시간적 축소화기법인 GEV분포를 이용한 Scaling-Invariance기법을 적용하여 시단위의 강우자료를 생성하였다. 이를 통해 최종적으로 HadCM3과 CGCM3에 대한 각각 미래의 IDF곡선을 생성하였다. CGCM3의 경우 지속적인 강우강도의 증가를 보였지만 HadCM3의 경우 2050년대 감소하다 2080년대 다시 증가하는 양상을 보였다. 또한 CGCM3의 경우 HadCM3의 경우보다 좀 더 높은 강우 강도를 보였다. 본 연구의 대상지역은 서울지역이며 생성된 자료의 신뢰성을 확보하기위하여 서울기상관측소의 1961년부터~2000년까지의 일단위 강우자료를 이용하여 검 보정을 수행하였다.

• 한국복합재료학회:학술대회논문집
• /
• 한국복합재료학회 2005년도 추계학술발표대회 논문집
• /
• pp.61-65
• /
• 2005

Existing test methods for thick-section specimens ( 4mm) have not provided precise compressive properties to date for the analysis and design of thick structure. A survey of the failure behaviour of such thick specimens revealed that the failure initiated at the top corner of the specimen and propagated down and across the width of the specimen as premature failure, not typically reported for thin compression specimens. In the current study, the premature failure was successfully avoided during compressive testing and the failure mode was quite similar regardless of increasing specimen thickness and specimen volume. Failure mode was similar regardless of increasing specimen thickness and specimen volume, i.e. brooming failure mode combined with longitudinal splitting, interlaminar cracking, fibre breakage and kinkband formation (fibre microbuckling). Nevertheless, average failure strengths of the specimens decreased with increasing specimen thicnkiness from 2mm to 8mm with the T800/924C system (36% strength reduction) and specimen volumes from scaling factor I to scaling factor 4 with the IM7/8552 system (46% strength reduction). It was revealed from the literature$^{11}$ that the thickness effect and scaling effect arc caused by manufacturing defects such as void content and fibre waviness.

• 한국산학기술학회논문지
• /
• 제10권11호
• /
• pp.3094-3097
• /
• 2009

임의의 입력 해상도와 출력 해상도의 비율로 주어지는 영상 축소 스케일러를 구현하려면 축소된 영상에 대한 화소의 좌표를 계산하기 위해서 범용 제산기의 사용이 요구된다. 이 범용 제산기는 매 화소마다 동작해야하기 때문에 처리속도를 높이기 위하여 LUT로 구현되나, LUT의 정밀도에 따라서 하드웨어의 규모가 비대해지는 문제가 야기된다. 본 논문에서는 제산기나 LUT 기반의 제산 연산을 수반하지 않는 영상 축소 알고리즘을 제안한다. 제안한 알고리즘은 비교기와 가산기만으로 구성되어 있으며, 임의의 유리수로 표현되는 축소 비율을 허용함에도 불구하고, 기존 방식에 비해서 1/10 이하로 하드웨어 규모를 줄이는 것이 가능하다.

• 한국정보통신학회논문지
• /
• 제6권1호
• /
• pp.109-114
• /
• 2002

본 논문에서는 나노규모의 채널길이를 가지는 Si-기반 MOSFET의 문턱전압은 시뮬레이션하여 그 결과를 나타내었다. 180nm의 게이트 길이를 가지는 소자를 기본소자로 하여 정전압 스켈링과 평면 스켈링을 적용하여 소자를 축소하고 시뮬레이션 하였다. 이러한 MOSFET은 LDD(lightly doped drain)구조를 가지고 있으며, 이 구조는 드레인 영역에서의 전계의 크기와 단채널 효과를 줄여준다. 이 영역에서의 고전계현상은 축소에 기인한다. 이러한 소자들의 문턱전압을 조사하고 분석하였다. 이러한 분석은 IC의 응용한계 및 VLSI의 기본자료로 사용될 수 있을 것이다.

• Nuclear Engineering and Technology
• /
• 제56권3호
• /
• pp.1037-1051
• /
• 2024

This paper presents the construction results and design of the UNIST Reactor Innovation platform for small modular reactors as a versatile testbed for exploring innovative technologies. The platform uses simulant fluids to simulate the thermal-hydraulic behavior of a reference small modular reactor design, allowing for cost-effective design modifications. Scaling analysis results for single and two-phase natural circulation flows are outlined based on the three-level scaling methodology. The platform's capability to simulate natural circulation behavior was validated through performance calculations using the 1-D system thermal-hydraulic code-based calculation. The strategies for evaluating cutting-edge technologies, such as the integration of a solid oxide electrolysis cell for hydrogen production into a small modular reactor, are presented. To overcome experimental limitations, the hardware-in-the-loop technique is proposed as an alternative, enabling real-time simulation of physical phenomena that cannot be implemented within the experimental facility's hardware. Overall, the proposed versatile innovation platform is expected to provide valuable insights for advancing research in the field of small modular reactors and nuclear-based hydrogen production.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1379-1382
• /
• 2003

Recently, mobile embedded systems used widly in various applications. Managing power consumption is becoming a matter of primary concern because those systems use limited power supply. As an approach reduce power consumption, voltage can be scaled down. according to the execution time and deadline. By reducing the supplying voltage to 1/N power consumption can be reduced to 1/N. DPM-S is a well known method for dynamic voltage scaling. In this paper, we enhanced DPM-S by using average execution time aggressively. The frequency of processor is calculated based in average execution time instead of worst case execution time. Simulation results show that our method achieve up to 5％ energy savings than DPM-S.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.155-155
• /
• 2015

메모리 반도체의 지속적인 scale down을 위해서는 고유전 산화막을 이용한 등가산화막두께(EOT) 스케일링이 이뤄져야 한다. 특히, DRAM의 커패시터의 경우, EOT scaling을 위한 신 물질 및 공정개발이 지연되면서 전극과 유전체 사이의 계면특성 개선, 또는 기존에 사용하던 물질을 지속적으로 사용할 수 있는 방안에 대한 필요성이 대두되고 있다. 본 발표에서는 DRAM 커패시터 소재 개발이 겪고 있는 어려움에 대해 소개하고 기존에 반도체 라인에서 사용하고 있는 물질들을 조합한 다성분계 산화막을 이용하여 EOT 0.5 nm를 구현하기 위한 연구 결과에 대해 보고한다. 또한 앞으로 지속적인 커패시터 유전체 개발을 위해 관심을 갖고 수행해야 하는 연구에 대해 함께 다룬다.

• 설비공학논문집
• /
• 제13권10호
• /
• pp.1025-1033
• /
• 2001

A scaling analysis is provided which predicts the sliding velocity of a liquid drop down an inclined surface. The analysis is based on the balance of the gravitational work rate that drives the drop sliding and the resistances by capillary and viscous forces. The capillary resistance is accounted for via the contact angle hysteresis, which is quantified by measuring the critical inclination causing the drop to start sliding. The sliding of the drop is governed by the rate of the viscous dissipation of the Stokes flow. The analysis result in its limit form for small contact angles is consistent with previous results. In the experiments to verify the analysis results, the measured sliding velocity of various liquid drops are shown to obey the predictions made in this study.