• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1449-1457
• /
• 2019

This paper presents two voltage domain stacking topologies for powering integrated digital loads such as multiprocessors or 3D integrated circuits. Pairs of loads and capacitors are connected in series to form a stack of voltage domains. The voltage is balanced by switching the position of the capacitors in one case and the position of the loads in the other case. This method makes the voltage regulation robust to large differential load power consumption. The first configuration can be named the load stacking topology. The second configuration can be named the capacitor stacking topology. This paper aims at proposing and comparing these two topologies. Models of both topologies and a switching scheme are presented. The behavior, control scheme, losses and overall performance are analyzed and compared theoretically in simulation and experiments. Experimental results show that the capacitor stacking topology has better performance with a 30% voltage ripple reduction.

• ETRI Journal
• /
• 제32권2호
• /
• pp.214-221
• /
• 2010

Radio frequency (RF) subsampling can be used by radio receivers to directly down-convert and digitize RF signals. A goal of a cognitive radio/software defined ratio (CR/SDR) receiver design is to place the analog-to-digital converter (ADC) as near the antenna as possible. Based on this, a band-pass sampling (BPS) frontend for CR/SDR is proposed and verified. We present a receiver architecture based second-order BPS and signal processing techniques for a digital RF frontend. This paper is focused on the benefits of the second-order BPS architecture in spectrum sensing over a wide frequency band range and in multiband receiving without modification of the RF hardware. Methods to manipulate the spectra are described, and reconstruction filter designs are provided. On the basis of this concept, second-order BPS frontends for CR/SDR systems are designed and verified using a hardware platform.

• 디지털융복합연구
• /
• 제10권10호
• /
• pp.313-318
• /
• 2012

본 논문에서는 X-band 대역용 인체감지센서에 적용될 저 잡음 송수신기 설계 방법을 제안 하였다. 제안된 송수신기에는 기존 송수신기의 출력 신호가 수신 단으로 유입되는 것을 줄이기 위한 회로가 추가되었다. 잡음 제거회로는 분배기와 $90^{\circ}$위상 천이기를 포함하는 Hittite HMC908LC5(I/Q down converter)가 사용되었다. 송수신기 회로와 안테나는 CST MWS를 사용하여 시뮬레이션 하였고 FR-4 기판(h=1.0mm, ${\varepsilon}_r$=4.4)을 사용하여 제작하였다. 설계된 안테나의 특성이 인체감지용 센서에 사용되기에 적합하며 제안된 송수신기와 기존에 사용되고 있는 송수신기의 출력 특성을 비교 한 결과 동등한 특성을 얻었다.

• 한국군사과학기술학회지
• /
• 제13권3호
• /
• pp.405-412
• /
• 2010

The purpose of this paper is to compare complexity and to assess flexibility of competing transponder architectures for satellite communication services. For performance comparison, we consider three channelization techniques: digital down converter(DDC) based on the use of the cascaded integrator-comb(CIC) filter, tuneable pipeline frequency transform(T-PFT) based on the tree-structure(TS) and variable oversampled complex-modulated filter banks(OCM-FB) based on the polyphase FFT(P-FFT). The comparison begins by presenting a basic architecture of each channelization method and includes analytical expressions of the number of multiplications as a computational complexity perspective. The analytical results show that DDC with CIC filter requires the heavy computational burden and the perfect flexibility. T-PFT based on the TS provides the almost perfect flexibility with the low complexity over DDC with the CIC filter for a large number of sub-channels. OCM-FB based on the P-FFT shows the high flexibility and the best computational complexity performance compared with other approaches.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.182-189
• /
• 2014

탭 딜레이(tapped delay) 방식은 field-programmable gate arrary(FPGA) 내부 리소스를 이용한 설계에 적합하여 FPGA기반 시간-디지털 변환기(time-to-digital converter)로 널리 사용되고 있다. 그런데 이 방식의 시간-디지털 변환기에서는 지연 소자로 사용하는 전용 캐리체인(dedicated carry chain)의 탭 당 지연시간 차이가 정밀도 저하의 가장 큰 원인이 되고 있다. 본 논문에서는 일반적인 구형파 대신 고정된 시간 폭을 가지는 펄스신호를 지연 소자로 인가하고 상승과 하강 엣지에서 두 번의 시간 측정을 통해 전용 캐리체인내 지연시간의 불균일성을 보상하고 정밀도를 향상하는 시간-디지털 변환기 구조를 제안한다. 제안한 구조는 두 번의 시간 측정을 위해 2개 구역의 전용 캐리체인을 필요로 한다. Dual 엣지 보상 전 두 전용 캐리체인에서 탭 당 지연시간의 평균은 각각 17.3 ps, 16.7 ps에서 보상 후 평균은 11.2 ps, 10.1 ps으로 감소하여 각각 35%, 39% 이상 향상되었다. 가장 중요한 탭 당 최대지연 시간은 41.4 ps, 42.1 ps에서 20.1 ps, 20.8 ps 로 50% 이상 감소하였다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.115-122
• /
• 2016

본 논문에서는 디지털 위성방송을 수신하기 위하여 Ku-대역 광대역 하향변환기를 설계하였다. 설계된 저 잡음 하향변환기는 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75 GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3 GHz)를 형성하고, 디지털 제어에 의하여 4-대역의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64 dB, 저 잡음 증폭기의 잡음지수는 0.7 dB, 출력신호의 P1dB는 15 dBm, band 1 반송주파수 9.75 GHz에서 위상잡음은 -85 dBc@10 kHz를 나타내었다. 설계한 광대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 한국통신학회논문지
• /
• 제22권8호
• /
• pp.1774-1781
• /
• 1997

본 논문은 잔류 측대파(vestigial sideband; VSB) 변조를 이용한 CATV 및 HDTV에서 주파수 및 위상 동기 루프 (frequency & phase lock loop; FPLL)의 완전 디지털 구현을 위한 알고리듬과 하드웨어 구조를 제안한다. 미국의 대연합(Grand-Alliance)에서 제안된 VSB 변조를 위한 CATV 및 HDTV 수신기는 아날로그 신호처리를 통하여 반송파 복구를 수행한다. 그러므로 향후 단열 칩 ASIC 개발에 상당한 부담을 주는 구조이다. 본 논문에서는 VSB 변조 방식의 이러한 문제점을 해결하기 위하여 수신된 신호를 기저 대역 근처의 IF 신호로 떨어뜨린 후 아날로그-디지털(AD) 변환을 통하여 모든 신호처리를 디지털 영역에서 할 수 있는 FPLL 구조를 제안한다. 제안된 시스템은 주파수 풀-인(pull-in) 영역이 -200KHz- +250KHz 정도의 우수한 성능을 보여준다. 그리고 위상 잡음의 영향을 최소화 하면서 빠른 포착 성능을 유지하기 위하여 루프 필터의 대역폭을 적응적으로 가변하는 특징을 가진다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.411-424
• /
• 2017

An all-digital delay-locked loop (DLL) for a mobile memory interface, which runs at 0.11-2.5 GHz with a phase-shift capability of $180^{\circ}$, has two internal DLLs: a global DLL which uses a time-to-digital converter to assist fast locking, and shuts down after locking to save power; and a local DLL which uses a phase detector with an adaptive phase sampling window (WPD) to reduce jitter accumulation. The WPD in the local DLL adjusts the width of its sampling window adaptively to control the loop bandwidth, thus reducing jitter induced by UP/DN dithering, input clock jitter, and supply/ground noise. Implemented in a 65 nm CMOS process, the DLL operates over 0.11-2.5 GHz. It locks within 6 clock cycles at 0.11 GHz, and within 17 clock cycles at 2.5 GHz. At 2.5 GHz, the integrated jitter is $954fs_{rms}$, and the long-term jitter is $2.33ps_{rms}/23.10ps_{pp}$. The ratio of the RMS jitter at the output to that at the input is about 1.17 at 2.5 GHz, when the sampling window of the WPD is being adjusted adaptively. The DLL consumes 1.77 mW/GHz and occupies $0.075mm^2$.

• 전력전자학회논문지
• /
• 제25권5호
• /
• pp.420-423
• /
• 2020

This study proposes an indirect constant voltage control algorithm for hybrid solid-state transformers (HSSTs) by using primary side information. Considering the structure of HSSTs, measuring voltage and current information on the primary side of a transformer is necessary to control the converter and inverter of the power converter. The secondary side output voltage is measured to apply the conventional secondary side constant voltage control algorithm, and thus, the digital control board requires the same rated insulation voltage as that of the transformer. To solve this problem, the secondary voltage of the transformer obtained from the tap voltage is used. Moreover, output voltage decreases as load increases because the proposed indirect constant voltage control scheme does not consider the cable impedance between the secondary output terminal and the load. This study also proposes a technique for compensating the secondary output voltage by using the primary current of the transformer and the resistance value of the cable. An experiment is conducted using a scale-down HSST prototype consisting of a 660 V/220 V tap transformer. The problem of the proposed indirect constant voltage control strategy and the improvement effect due to the application of the compensation method are compared using the derived experimental results.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.132-139
• /
• 2016

대역통과 표본화(BPS: bandpass sampling) 기술은 아날로그 신호를 디지털 신호로 변환할 때 표본화하고자 하는 신호의 주파수보다 낮은 주파수로 표본화하는 것을 말한다. BPS 처리만으로도 수신 신호의 스펙트럼이 기저대역에 나타나게 되기 때문에 주파수 하향변환기를 사용하지 않을 수 있어 편리하다. 2차 BPS 시스템은 BPS 과정으로 인하여 발생될 수 있는 aliasing 간섭 성분을 제거하고자 2개의 표본화기를 사용하는 장치이다. 본 논문에서는 2차 BPS 시스템의 aliasing 간섭 성분을 최대로 제거하도록 interpolant 필터의 위상을 최적 설계하는 방식을 제시하였다. 이 방식은 수학적으로 유도된 것으로서, BPS 입력 스펙트럼의 어떠한 조건에서도 항상 성립한다. 수신 신호 전력 스펙트럼을 다양하게 변화시키면서 제안된 방식에 따른 성능 개선 효과를 통계적으로 조사하였고, 기존의 준최적 방식과 비교할 때 최대 5~20 [dB]의 성능 개선이 있음을 확인하였다.