• 제목/요약/키워드: demodulator

검색결과 204건 처리시간 0.022초

Phase Rotation 방지를 위한 Carrier Recovery Loop의 설계 (Design of a Carrier Recovery Loop with Minimum Phase Rotation)

  • 최한준;이승준
    • 전자공학회논문지C
    • /
    • 제36C권2호
    • /
    • pp.62-67
    • /
    • 1999
  • 변조된 Passband 신호의 동기 검파 방식의 복조(Coherent Demodulation)에서 대부분의 수신 신호 decision에서 나타나는 실제적인 문제는 그 성상도가 회전하는 경우이다. 일단 성상도가 회전하는 경우이다. 일단 성상도가 회전하게 되면 수신단에서는 유효한 성상도와 구별해 낼 수 있는 방법이 없다. 그러나 수신기는 회전된 성상도에 의해 수신된 위상을 결정하므로 이러한 문제를 극복해 낼 수 없다면 그 결과는 계속되는 에러로 나타나게 된다. 본 논문에서는 먼저 QPSK 복조기에서의 주파수 옵셋과 위상 오차를 극복하기 위한 Carrier Recovery Loop에 대해서 살펴보고 나서 위상 Rotation을 방지하기 위한 방법을 제시하였다. 검출된 위상 오차를 주파수 옵셋 교정에 선별적으로 적용함으로써 Phase rotation의 발생을 줄일 수 있다. 시뮬레이션을 통해 제시한 방법의 타당성을 검증하였다.

  • PDF

BPSK 복조를 위한 K-Band CMOS Four-Port 직접 변환 수신기 설계 (Design of K-Band CMOS Four-Port Direct Conversion Receiver for BPSK Demodulation)

  • 문성모;박동훈;유종원;이문규
    • 한국전자파학회논문지
    • /
    • 제21권2호
    • /
    • pp.129-135
    • /
    • 2010
  • 본 논문에서는 K-band 응용을 위한 $0.18\;{\mu}m$ CMOS 공정을 기반으로 한 새로운 방색의 four-port BPSK 직접 변환 수신기를 제안하고 검증한다. 제안한 직접 변환 수신기는 두 개의 능동 결합기, 집중 소자 LC 발룬, 두 개의 전력 검출기, 그리고 아날로그 디코더로 구성되어 있다. 설계된 직접 변환 수신기는 K-bnad 반송파 주파수의 데이터율 40 Mbps까지의 BPSK 변조 신호를 성공적으로 복조하였다.

900 MHz 대역 RFID 리더용 RF 트랜시버 설계 및 제작 (Fabrication of RFID Reader RF Transceiver for 900 MHz Bandwidth)

  • 김보준;김창우;김남윤;김영기
    • 한국통신학회논문지
    • /
    • 제31권1A호
    • /
    • pp.58-64
    • /
    • 2006
  • 900 MHz 대역의 ISO-18000-6B형 표준의 수동형 RFID 리더용 트랜시버를 개발하였다. 송신부의 ASK 변조회로는 GaAs SPST 스위치를 이용하여 고속 저전력 변조 회로로 구성하였으며, 수신부에서는 이중 평형 믹서와 비교기를 이용하여 복조회로를 구성하였다. LO 신호에 대한 우수 고조파 성분들을 억압하고 수신기의 선형성을 향상시키기 위하여 연산 증폭기를 이용한 복조회로와 전압 플로워 및 비교기를 사용하여 회로의 복잡성을 개선하였다. 개발된 트랜시버는 $900{\sim}916\;MHz$ 대역에서 6 dBi의 상용 안테나를 사용하여 5 m의 인식 거리를 얻었다.

광역 WPAN 응용을 위한 주파수 오차에 강인한 최적 다중비트 디지털 FSK 수신기 (An Optimized Multi-Bit Digital FSK Receiver Robust to CFO for Long-Range WPAN Applications)

  • 오미경;최상성
    • 한국통신학회논문지
    • /
    • 제39A권1호
    • /
    • pp.43-49
    • /
    • 2014
  • 본 논문은 최근 표준화가 진행 중인 광역 WPAN에서 주파수 옵셋에 강인한 최적화된 다중 비트 기반 디지털 FSK 수신기에 대해서 제안한다. 광역 WPAN FSK 표준에서는 기존보다 짧은 프리앰블을 사용하고 있으며, 통신반경이 늘어남에 따라 엄격한 BER 요구사항을 제시하고 있다. 이러한 요구사항을 만족하기 위해서 본 논문에서는 CFO가 있는 상황에서도 간단하면서 BER 성능을 만족할 수 있는 최적화된 디지털 FSK 수신기를 설계하였다. 시뮬레이션을 통해 광역 WPAN FSK 시스템에서 필요한 비트 수를 결정하고, 짧은 프리앰블을 사용함에도 CFO에 상관없이 요구 BER 성능을 만족시킬 수 있음을 증명하여 제안된 FSK 수신기가 최근 광역 WPAN 응용에 적절함을 보였다.

Nonbinary Convolutional Codes and Modified M-FSK Detectors for Power-Line Communications Channel

  • Ouahada, Khmaies
    • Journal of Communications and Networks
    • /
    • 제16권3호
    • /
    • pp.270-279
    • /
    • 2014
  • The Viterbi decoding algorithm, which provides maximum - likelihood decoding, is currently considered the most widely used technique for the decoding of codes having a state description, including the class of linear error-correcting convolutional codes. Two classes of nonbinary convolutional codes are presented. Distance preserving mapping convolutional codes and M-ary convolutional codes are designed, respectively, from the distance-preserving mappings technique and the implementation of the conventional convolutional codes in Galois fields of order higher than two. We also investigated the performance of these codes when combined with a multiple frequency-shift keying (M-FSK) modulation scheme to correct narrowband interference (NBI) in power-line communications channel. Themodification of certain detectors of the M-FSK demodulator to refine the selection and the detection at the decoder is also presented. M-FSK detectors used in our simulations are discussed, and their chosen values are justified. Interesting and promising obtained results have shown a very strong link between the designed codes and the selected detector for M-FSK modulation. An important improvement in gain for certain values of the modified detectors was also observed. The paper also shows that the newly designed codes outperform the conventional convolutional codes in a NBI environment.

A VLSI DESIGN OF CD SIGNAL PROCESSOR for High-Speed CD-ROM

  • Kim, Jae-Won;Kim, Jae-Seok;Lee, Jaeshin
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -2
    • /
    • pp.1296-1299
    • /
    • 2002
  • We implemented a CD signal processor operated on a CAV 48-speed CD-ROM drive into a VLSI. The CD signal processor is a mixed mode monolithic IC including servo-processor, data recovery, data-processor, and I-bit DAC. For servo signal processing, we included a DSP core, while, for CAV mode playback, we adopted a PLL with a wide recovery range. Data processor (DP) was designed to meet the yellow book specification.[2]So, the DP block consists of EFM demodulator, C1/C2 ECC block, audio processor and a block transferring data to an ATAPI chip. A modified Euclid's algorithm was used as a key equation solver for the ECC block To achieve the high-speed decoding, the RS decoder is operated by a pipelined method. Audio playability is increased by playing a CD-DA disc at the speed of 12X or 16X. For this, subcode sync and data are processed in the same way as main data processing. The overall performance of IC is verified by measuring a transfer rate from the innermost area of disc to the outermost area. At 48-speed, the operating frequency is 210 ㎒, and this chip is fabricated by 0.35 um STD90 cell library of Samsung Electronics.

  • PDF

A 3.1 to 5 GHz CMOS Transceiver for DS-UWB Systems

  • Park, Bong-Hyuk;Lee, Kyung-Ai;Hong, Song-Cheol;Choi, Sang-Sung
    • ETRI Journal
    • /
    • 제29권4호
    • /
    • pp.421-429
    • /
    • 2007
  • This paper presents a direct-conversion CMOS transceiver for fully digital DS-UWB systems. The transceiver includes all of the radio building blocks, such as a T/R switch, a low noise amplifier, an I/Q demodulator, a low pass filter, a variable gain amplifier as a receiver, the same receiver blocks as a transmitter including a phase-locked loop (PLL), and a voltage controlled oscillator (VCO). A single-ended-to-differential converter is implemented in the down-conversion mixer and a differential-to-single-ended converter is implemented in the driver amplifier stage. The chip is fabricated on a 9.0 $mm^2$ die using standard 0.18 ${\mu}m$ CMOS technology and a 64-pin MicroLead Frame package. Experimental results show the total current consumption is 143 mA including the PLL and VCO. The chip has a 3.5 dB receiver gain flatness at the 660 MHz bandwidth. These results indicate that the architecture and circuits are adaptable to the implementation of a wideband, low-power, and high-speed wireless personal area network.

  • PDF

낮은 LO 전력 구동 특성을 갖는 4-Port 직접 변환 수신기 (4-Port Direct Conversion Receiver for BPSK Demodulation)

  • 조익균;이요셉;나원;유종원;이문규
    • 한국전자파학회논문지
    • /
    • 제19권2호
    • /
    • pp.181-190
    • /
    • 2008
  • 본 논문에서는 BPSK 수신기를 제작함에 있어서 기존에 사용하던 6-port 수신기를 대신하여 4-port 수신기를 이용할 수 있음을 제안한다. 위의 수신기를 제작함에 있어서 1 Mbps의 데이터 율을 가지는 임의의 신호를 입력으로 사용하였고, 중심 주파수는 2.45 GHz에서 동작하는 직접 변환 수신기를 제작하였다. 수신기의 비교기는 OPA-847을 사용하여 제작하였다. 위의 실험을 바탕으로 BPSK 수신기 제작에 있어서 4-port수신기의 동작 특성이 6-port 수신기 만큼의 효과를 나타냄을 보인다.

인체 임피던스를 이용한 양방향 통신 시스템의 설계 (Development of a Half-Duplex Communication Device for Use via Human Skin)

  • 김원준;송교용;김영필;고동영;김정한
    • 한국생산제조학회지
    • /
    • 제24권5호
    • /
    • pp.583-587
    • /
    • 2015
  • In this study, a half-duplex mutual communication device via human skin was developed. Frequency-shift keying (FSK) digital modulation and demodulation control were used to transmit and receive data. Data communication through the human body is an effective communication technique and has high-grade security characteristics. In addition, making contact is a natural instinct of humans. Transmitting data through the human body is currently a highly conspicuous technology, because recently a lot of commercial sensors for humans have been developed. A body area network (BAN) can be easily constructed by this communication method on human skin. In this study, a half-duplex FSK mutual communication device was developed using a commercial FSK modulator and demodulator. A special control switching circuit and communication sequence were developed for mutual communication through human skin.

저연산 연판정 기반의 다중 안테나 반복검출 기법 (Iterative MIMO Reception Based on Low Complexity Soft Detection)

  • 신상식;최지웅
    • 전자공학회논문지
    • /
    • 제50권8호
    • /
    • pp.61-66
    • /
    • 2013
  • 본 논문에서는 채널부호화 다중 안테나 시스템에서 공간다중화 전송된 신호들을 효과적으로 복조하기 위한 저연산 연판정 복조 다중 안테나 반복검출 기법을 제시한다. 반복 검출기법의 경우 우수한 성능에도 불구하고 연산량의 복잡성으로 수신단에 높은 복잡도를 요청하게 된다. 이러한 복잡도 감소를 위해 차원감소 소프트 검출 기법 (DRSD)과 모든 순서 순차적 간섭 제거(AOSIC) 기법을 사용한다. 이 기법의 경우 기존 기법들에 비해 반복검출 기법의 연산량의 복잡성을 줄일 수 있으며 향상된 성능을 얻을 수 있다.