• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.2075-2076
• /
• 2011

The stator winding faults diagnosis technique based on MCSA is as follows. Firstly, collecting the 3 phase motor currents, that signal is transformed by (d-q transform, $i_d$, $i_q$). Park's vector pattern, the circle that is down by d-q transformed currents($i_d$, $i_q$). The circle is widely used for stator winding faults detection. The current distortion ratio(DR), defined by the ratio of max-axis and min-axis of ellipse of Park's vector's pattern. In this study, distortion ratio of Park's vector pattern is suggested for Auto diagnosis of stator winding short fault and usefulness of distortion ratio is verified through simulation using LabVIEW program.

• 조명전기설비학회논문지
• /
• 제27권8호
• /
• pp.98-104
• /
• 2013

AC machines are in wide use in industry and d-q transformation from 3 phase of a, b, c is commonly used to analyze these kinds of machines. The equivalent circuits of d and q axis are, however, generally cross coupled and difficult to analyze. In this study, a modeling technique of AC machine including induction and PM synchronous motors using matrix vector is proposed. With that model, it can not only explain the AC machines physically but also make it simple to analyze them. The separating process of d and q components is not needed in this model and this model can be applied to analyze asymmetric motors like IPMSM machine. With this technique, the model becomes simple, easy to understand physically, and yields results that are the same as those from other models. These simulation results of the proposed model for induction motor are compared with those of other models to verify the method proposed.

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.31-37
• /
• 1998

감쇠기와 위상 변환기로 구성된 진폭/위상 조정 회로는 위상/이득 상호 결합 현상을 일으켜서 최적 동작점을 찾는 데에는 많은 조정 시간이 필요하다. 본 논문에서는 입력신호의 진폭과 위상을 제어하여 출력하는 벡터 감쇠기를 설계하였다. 종전의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 무시하였으나, 본 논문의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 보상하였다. 이 벡터 감쇠기는 0°/180° 위상 변환기, 저위상 변화 감쇠기등으로 이루어지는데, 0°/180° 위상 변환기는 중심주파수 881MHz에서 0°/179.9° 위상 변환 특성을 얻었고, 저위상 변화 감쇠기는 감쇠량이 25dB일 때 위상 변화가 3.6° 이내, 입출력 반사 특성이 -20dB이하를 얻었다. 구현된 벡터 감쇠기는 출력 신호 공간의 직교 좌표 평면을 정확히 표현할 수 있음을 확인하였다.

• 전기학회논문지
• /
• 제61권4호
• /
• pp.643-649
• /
• 2012

The diagnosis technique of stator winding faults based on Motor Current Signature Analysis(MCSA) was suggested. Park's vector pattern, the circle that is drawn by d-q transformed currents($i_d$, $i_q$), is widely used for stator winding faults detection. The current Distortion Ratio(DR), defined by the ratio of max axis and min axis of ellipse of Park's vector's pattern, was more simple and powerful method than the Park's vector pattern. In this study, a calculation method of distortion ratio of Park's vector pattern was suggested for auto diagnosis of stator winding short fault and usefulness of suggested calculation method of distortion ratio was verified through simulation using LabVIEW program.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.14-23
• /
• 2011

본 논문에서는 자체보정 벡터 발생기(Self-Calibrated Vector Generator)를 이용한 7-bit 2GSPS folding/interpolation A/D Converter (ADC)를 제안한다. 제안하는 ADC는 2GSPS 의 고속 변환에 적합한 상위 2-bit, 하위 5-bit 인 분할구조로 설계 되었으며, 각각의 folding/interpolation rate는 4와 8로 설정되었다. 최대 1GHz의 높은 입력신호를 처리하기 위해 cascade 구조의 preprocessing block을 적용하였으며, 전압 구동 방식 interpolation 기법을 적용하여 기준전압 생성 시 발생하는 추가적인 전력소모를 최소화하였다. 또한, 새로운 개념의 자체보정 벡터 발생기를 이용하여 device mismatch, 기생 저항 및 커패시턴스 등에 의한 offset error를 최소화하였다. 제안하는 ADC는 1.2V 0.13um 1-poly 7-metal CMOS 공정을 사용하여 설계 되었으며 calibration 회로를 포함한 유효 칩 면적은 2.5$mm^2$ 이다. 측정 결과 입력 주파수 9MHz, sampling 주파수 2GHz에서 39.49dB의 SNDR 특성을 보이며, calibration 회로의 작동결과 약 3dB 정도의 SNDR의 상승을 확인하였다.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.811-816
• /
• 2019

본 논문에서는 잡음이 포함된 4채널의 음원신호를 주파수 대역의 독립벡터분석 알고리즘에 의하여 깨끗한 음성신호와 혼합잡음신호를 분리하는 기법을 먼저 제안한다. 제안한 독립벡터분석 알고리즘에 의하여 분리된 음원신호를 주파수대역 지연합 빔형성기로부터 출력되는 신호와 독립벡터분석으로부터 분리된 출력신호 간의 상호 상관성을 이용하여 향상된 출력음성신호를 구한다. 본 실험에서는 백색잡음이 포함된 0dB, -5dB의 SNR의 입력 혼합잡음음성에 대하여, 본 논문에서 제안하고 있는 알고리즘이 주파수대역 지연합 빔형성기 알고리즘만을 사용하였을 때 보다 최대 10.90dB의 SNR 및 10.02dB의 Segmental SNR이 개선되었음을 확인하였다. 따라서 본 논문의 알고리즘 기법이 주파수대역 지연합 빔형성기와 비교하여 음성품질이 향상된 것을 실험 및 고찰을 통하여 확인할 수 있었다.

• 대한수학회보
• /
• 제47권3호
• /
• pp.551-561
• /
• 2010

In this paper we give a new characterization of real hypersurfaces of type B, that is, a tube over a totally geodesic $\mathbb{Q}P^n$ in complex two-plane Grassmannians $G_2(\mathbb{C}^{m+2})$, where m = 2n, with the Reeb vector $\xi$ belonging to the distribution $\mathfrak{D}$, where $\mathfrak{D}$ denotes a subdistribution in the tangent space $T_xM$ such that $T_xM$ = $\mathfrak{D}{\bigoplus}\mathfrak{D}^{\bot}$ for any point $x{\in}M$ and $\mathfrak{D}^{\bot}=Span{\xi_1,\;\xi_2,\;\xi_3}$.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.645-646
• /
• 2008

Silhouette extraction is widely used in many computer graphics applications. In this paper, we proposed a method for extracting 3D silhouette and internal pattern from 3D vector data. To do this, we first make an edge-list, secondly define the silhouette, and finally remove hidden lines. After getting the silhouette, we extract internal pattern using adjacent edge's dihedral. The proposed method not only effectively improves the performance of extracting 3D silhouette and internal pattern from 3D vector data but also reduces the computational complexity.

• 전자공학회논문지A
• /
• 제32A권1호
• /
• pp.234-243
• /
• 1995

An arry circuit is designed for parallel computation of vector-radix 2-D discrete cosine transform (VR-FCT) which is a fast algorithm of DCT. By using a 2-D array of processing elements (PEs), the butterfly structure of the VR-FCT can be efficiently implemented with high condurrency and local communication geometry. The proposed implementation features architectural medularity, regularity and locality, so that it is very suitable for VLSI realization. Also, no transposition memory is required. The array core for (8$\times$8) 2-D DCT, which is designed usign ISRC 1.5.mu.m N-Well CMOS technology, consists of 64 PEs arranged in (8$\times$8) 2-D array and contains about 98,000 transistors on an area of 138mm$^{2}$. From simulation results, it is estimated that (8$\times$8) 2-D DCT can be computed in about 0.88 .mu.sec at 50 MHz clock frequency, resulting in the throughput rate of about 72${\times}10^[6}$ pixels per second.

• 대한수학회논문집
• /
• 제9권3호
• /
• pp.669-670
• /
• 1994

Let $E \to M$ be a hermitian holomorphic vector bundle over a compact (complex) hermitian manifold M of complex dimension n, and let $$ d"_p(E) : 0 \to A^{p,0}(E) \to A^{p,1}(E) \to \cdots \to A^{p,n}(E) \to 0$$ be the Dolbeault complex. Then $A^{p,q}(E)$ become a prehibert space so that the formal adjoint $\delta"$ of $d"$ and the "Laplacian" $\Delta" = \delta" d" + d" \delta"$ are defined.quot; d" + d" \delta"$ are defined.;$ are defined.