• 제목/요약/키워드: cryptographic algorithm

검색결과 262건 처리시간 0.033초

HIGHT에 대한 부채널 분석 및 대응 방법 (Side Channel Attacks on HIGHT and Its Countermeasures)

  • 김태종;원유승;박진학;안현진;한동국
    • 정보보호학회논문지
    • /
    • 제25권2호
    • /
    • pp.457-465
    • /
    • 2015
  • 사물인터넷은 다양한 장비에서 통신이 가능해야 한다. 사물인터넷 통신환경에서도 보안적인 요소를 고려해야하기 때문에 다양한 장비에 알맞은 암호 알고리즘이 필요하다. 그러므로 경량 블록 암호 알고리즘은 임베디드 플랫폼 사이에서 안전한 통신을 위하여 필수적이다. 그러나 이러한 환경에서 사용되는 경량블록알고리즘은 부채널 분석에 대한 취약점이 존재할 수 있다. 그렇기 때문에 부채널 대응기법을 고려하지 않을 수가 없다. 본 논문에서는 국산 경량암호 알고리즘인 ARX구조의 HIGHT 알고리즘에 대한 1차 전력분석 방법들을 제시하고 그 취약점을 확인한다. 또한, 1차 전력분석에 안전하도록 HIGHT를 설계하는 방법을 제안한다. 마지막으로, AES 와의 성능비교를 통하여 얼마나 효율성을 갖는지에 대해서 설명한다.

Rijndael 암호 알고리즘을 구현한 암호 프로세서의 설계 (Design of Cryptographic Processor for Rijndael Algorithm)

  • 전신우;정용진;권오준
    • 정보보호학회논문지
    • /
    • 제11권6호
    • /
    • pp.77-87
    • /
    • 2001
  • 본 논문에서는 AES(Advanced Encryption Standard)로 채택된 Rijndael 알고리즘을 구현한 암호 프로세서를 설계하였다. 암호화와 복호화를 모두 수행할 수 있으며, 128비트의 블록과 128비트의 키 길이를 지원한다. 성능과 면적 측면을 모두 고려하여 가장 효율적인 구조로 한 라운드를 구현한 후, 라운드 수만큼 반복하여 암복호화를 수행하도록 하였다. 대부분의 다른 블록 암호 알고리즘과 달리 암복호화 시 구조가 다른 Rijndael의 특성으로 인한 면적의 증가를 최소화하기 위해 ByteSub와 InvByteSub은 알고리즘을 기반으로 구현함으로써 메모리로만 구현하는 방법에 비해 비슷한 성능을 가지면서 필요한 메모리 양은 1/2로 줄였다. 이와 같이 구현한 결과, 본 논문의 Rijndael 암호 프로세서는 0.5um CMOS 공정에서 약 15,000개의 게이트, 32K-bit ROM과 1408-bit RAM으로 구성된다. 그리고 한 라운드를 한 클럭에 수행하여 암복호화 하는데 블럭 당 총 11클럭이 걸리고, 110MHz의 동작 주파수에서 1.28Gbps의 성능을 가진다. 이는 현재 발표된 논문들과 비슷한 성능을 가지면서 면적의 가장 큰 비중을 차지하는 메모리 양은 절반 이상 감소하여 지금까지 발표된 논문 중 가장 우수한 면적 대 성능 비를 가지는 것으로 판단된다.

타원 곡선 암호 프로세서용 GF($2^m$) Inversion, Division 회로 설계 및 구현 (VLSI Design and Implementation of Inversion and Division over GF($2^m$) for Elliptic Curve Cryptographic System)

  • 현주대;최병윤
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.1027-1030
    • /
    • 2003
  • In this paper, we designed GF(2$^{m}$ ) inversion and division processor for Elliptic Curve Cryptographic system. The processor that has 191 by m value designed using Modified Euclid Algorithm. The processor is designed using 0.35 ${\mu}{\textrm}{m}$ CMOS technology and consists of about 14,000 gates and consumes 370 mW. From timing simulation results, it is verified that the processor can operate under 367 Mhz clock frequency due to 2.72 ns critical path delay. Therefore, the designed processor can be applied to Elliptic Curve Cryptographic system.

  • PDF

무선 통신망 암호동기에 적합한 Statistical CFB 방식의 암호 알고리즘 성능 분석 (Performance Analysis of a Statistical CFB Encryption Algorithm for Cryptographic Synchronization Method in the Wireless Communication Networks)

  • 박대선;김동수;김영수;윤장홍
    • 한국정보통신학회논문지
    • /
    • 제9권7호
    • /
    • pp.1419-1424
    • /
    • 2005
  • 본 논문에서는 통신 채널의 오류로 인하여 통신 단말간에 서로 송수신되는 정보중에 임의의 비트가 삭제되거나 추가되어 암호 알고리즘을 사용하여 통신이 불가능해지는 경우, 이를 극복하기 위한 기법으로 Statistical CFB 방식의 암호 알고리즘을 제안한다. 먼저, 비트 삽입 또는 비트 삭제 발생 시 오류 전파의 영향을 수학적으로 모델링하여 이론적인 Statistical CFB 암호 알고리즘의 성능을 분석한다. 이 경우, Statistical CFB 방식의 성능을 결정하는 요소인 농기 패턴의 길이와 피프백되는 키의 길이를 변화해가며 분석하도록 한다. 또한 이론적인 분석과 함께 실제로 특정 길이의 동기 패턴과 피드백되는 키를 선택한 후, Statistical CFB 방식을 적용한 암호 알고리즘을 사용하여 성능을 분석하였다. 이를 이론적인 분석 결과와 비교하여 제안된 암호 알고리즘의 타당성을 검증한다.

Implementation and characterization of flash-based hardware security primitives for cryptographic key generation

  • Mi-Kyung Oh;Sangjae Lee;Yousung Kang;Dooho Choi
    • ETRI Journal
    • /
    • 제45권2호
    • /
    • pp.346-357
    • /
    • 2023
  • Hardware security primitives, also known as physical unclonable functions (PUFs), perform innovative roles to extract the randomness unique to specific hardware. This paper proposes a novel hardware security primitive using a commercial off-the-shelf flash memory chip that is an intrinsic part of most commercial Internet of Things (IoT) devices. First, we define a hardware security source model to describe a hardware-based fixed random bit generator for use in security applications, such as cryptographic key generation. Then, we propose a hardware security primitive with flash memory by exploiting the variability of tunneling electrons in the floating gate. In accordance with the requirements for robustness against the environment, timing variations, and random errors, we developed an adaptive extraction algorithm for the flash PUF. Experimental results show that the proposed flash PUF successfully generates a fixed random response, where the uniqueness is 49.1%, steadiness is 3.8%, uniformity is 50.2%, and min-entropy per bit is 0.87. Thus, our approach can be applied to security applications with reliability and satisfy high-entropy requirements, such as cryptographic key generation for IoT devices.

블록 암호 HIGHT를 위한 암·복호화기 코어 설계 (Design of Encryption/Decryption Core for Block Cipher HIGHT)

  • 손승일
    • 한국정보통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.778-784
    • /
    • 2012
  • 대칭형 블록 암호 시스템은 암호화와 복호화 과정에서 동일한 암호키를 사용한다. HIGHT 암호 알고리즘은 2010년 ISO/IEC에서 국제표준으로 승인된 모바일용 64비트 블록 암호기술이다. 본 논문에서는 HIGHT 블록 암호 알고리즘을 Verilog-HDL을 이용하여 설계하였다. ECB, CBC, OFB 및 CTR과 같은 블록 암호용 4개의 암호 운영모드를 지원하고 있다. 고정된 크기의 연속적인 메시지 블록을 암 복호화할 때, 매 34클럭 사이클마다 64비트 메시지 블록을 처리할 수 있다. Xilinx사의 vertex 칩에서 144MHz의 동작 주파수를 가지며, 최대 처리율은 271Mbps이다. 설계된 암호 프로세서는 PDA, 스마트 카드, 인터넷 뱅킹 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

Efficient Algorithm and Architecture for Elliptic Curve Cryptographic Processor

  • Nguyen, Tuy Tan;Lee, Hanho
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권1호
    • /
    • pp.118-125
    • /
    • 2016
  • This paper presents a new high-efficient algorithm and architecture for an elliptic curve cryptographic processor. To reduce the computational complexity, novel modified Lopez-Dahab scalar point multiplication and left-to-right algorithms are proposed for point multiplication operation. Moreover, bit-serial Galois-field multiplication is used in order to decrease hardware complexity. The field multiplication operations are performed in parallel to improve system latency. As a result, our approach can reduce hardware costs, while the total time required for point multiplication is kept to a reasonable amount. The results on a Xilinx Virtex-5, Virtex-7 FPGAs and VLSI implementation show that the proposed architecture has less hardware complexity, number of clock cycles and higher efficiency than the previous works.

스마트 카드에 적합한 인증 프로토콜에 관한 연구 (A Study on the Authentication Protocols Fitted for Smart Cards)

  • 이지영
    • 한국컴퓨터정보학회논문지
    • /
    • 제4권4호
    • /
    • pp.9-14
    • /
    • 1999
  • 공개키 암호화 알고리즘을 사용하는 인증기법은 비밀키로 인증값을 생성하여 자신을 증명하고. 공개키를 통하여 검증하는 방법이다. 본 연구에서는 대칭형 암호화 알고리즘을 이용한 인증에서의 문제점이었던 비밀키의 분배 및 관리의 문제점은 해결하고 공개키 리스트에 대한 관리 문제를 인증센타를 통하여 인증서를 발급받는 형태의 방법을 제공하여 공개키 관리를 효율적으로 할 수 있는 알고리즘을 제시한다.

  • PDF

Toward a New Safer Cybersecurity Posture using RC6 & RSA as Hybrid Crypto-Algorithms with VC Cipher

  • Jenan.S, Alkhonaini;Shuruq.A, Alduraywish;Maria Altaib, Badawi
    • International Journal of Computer Science & Network Security
    • /
    • 제23권1호
    • /
    • pp.164-168
    • /
    • 2023
  • As our community has become increasingly dependent on technology, security has become a bigger concern, which makes it more important and challenging than ever. security can be enhanced with encryption as described in this paper by combining RC6 symmetric cryptographic algorithms with RSA asymmetric algorithms, as well as the Vigenère cipher, to help manage weaknesses of RC6 algorithms by utilizing the speed, security, and effectiveness of asymmetric algorithms with the effectiveness of symmetric algorithm items as well as introducing classical algorithms, which add additional confusion to the decryption process. An analysis of the proposed encryption speed and throughput has been conducted in comparison to a variety of well-known algorithms to demonstrate the effectiveness of each algorithm.

블록암호 알고리듬 LEA의 효율적인 하드웨어 구현 (An Efficient Hardware Implementation of Block Cipher Algorithm LEA)

  • 성미지;박장녕;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.777-779
    • /
    • 2014
  • LEA(Lightweight Encryption Algorithm)는 2012년 국가보안기술연구소(NSRI)에서 개발한 128비트 고속 경량 블록암호 알고리듬이다. LEA는 128/192/256비트 마스터키를 사용하여 128비트 평문을 128비트 암호문으로, 또는 그 역으로 변환한다. 라운드 변환블록의 암호화 연산과 복호화 연산의 하드웨어 자원이 공유되도록 설계하였으며, 또한 키 스케줄러도 암호화와 복호화의 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다.

  • PDF