• 전자공학회논문지
• /
• 제50권12호
• /
• pp.80-87
• /
• 2013

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 정극성 전류 컨베이어(positive polarity current-conveyor : CCII+)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 두 개의 CCII+, 세 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp)로 구성된다. 동작 원리는 두 입력 전압의 차가 전압 및 전류 폴로워(follower) 사용되는 두 개의 CCII+에 의해 각각 동일한 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 출력 전압을 구하는 것이다. IA의 동작 원리를 확인하기 위해 AB급 CCII+를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 CCII+를 사용한 전압 폴로워는 ${\pm}$4V의 선형범위에서 0.21mV의 오프셋 전압을 갖고 있었다. IA는 1개의 저항기의 저항값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 400kHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}$5V 공급전압에서 130mW이였다.

• 한국광학회지
• /
• 제5권3호
• /
• pp.423-430
• /
• 1994

DFB-LD 칩으로부터 단일보드 광섬유 부착 2.5Gbps 광통신용 광원인 DFB-LD 모듈을 설계, 제작하였다. DFB-LD 모듈은 광 isolator가 삽입된 2 렌즈 quasi confocal 광학계로 구성된 원통형 서브 모듈과 14 pin butterfly 패키지가 분리된 구성으로서 이들 사이의 전기적 연결은 bias-T 회로가 형성된 하이브리드 기판으로 이루어지도록 설계하였다. 모듈 제작시 정밀한 부품 고정이 요구되는 서브 모듈 조립에는 레이저웰딩 방법을 사용하였다. 제작된 DFB-LD 모듈은 광결합 효율 20%, -3dB 소신호 변조 대역폭 2.6GHz 이상의 특성을 가졌으며 온도 순환검사에도 10% 이내의 광출력 변동만을 보임으로써 기계적 신뢰성을 확인할 수 있었다. 제작된 DFB-LD 모듈의 광송신 성능을 실제 2.5Gbps 광통신 시스템의 광원으로 적용하여 평가한 결과 47km의 광섬유 전송시 BER $1\times10^{-10}$ 조건에서 최대 -30.2dBm의 수신감도를 얻었으며 이 때 전송페널티는 소광비에 의한 것이 1.5dB, 분산에 의한 것이 1.0dB로 나타났다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.447-458
• /
• 2003

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.

• 대한전자공학회논문지TC
• /
• 제38권11호
• /
• pp.63-70
• /
• 2001

밀리미터파 대역에서 안정적이고 경제적인 local oscillator (LO) 신호를 생성하기 위한 주파수 체배기를 설계 및 제작하였다. 주파수 체배기는 14.5 GHz를 입력받아 29 GHz를 생성하도록 설계되었으며, 측정 결과 14.5 GHz에서 S11이 -9.2 dB, 29 GHz에서 S22가 -18.6 dB 로 입력 측은 14.5 GHz에, 출력 측은 29GHz에 매칭이 되었다. 변환손실의 경우 14.5 GHz에서 입력전력 6 dBm일 때 최소 값인 18.2 dB를 보였으며, 출력 단에서의 주파수 스펙트럼 특성은 14.5 GHz에서 15.2dB의 값을 나타내었다. 또한 입력신호의 isolation특성은 10.5 GHz에서 18.5GHz까지 주파수 범위에서 30 dB이상의 값을 보였다. 제작된 MMIC(Microwave monolithic integrated circuits) 주파수 체배기의 칩 사이즈는 $1.5{\times}2.2\;mm^2$이다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.544-551
• /
• 2014

본 논문에서는 방사선 측정장치의 저준위 방사선 측정 알고리즘과 방사선량의 급격한 변화에 따른 장치의 반응 속도개선을 위한 알고리즘 및 장치의 구성을 제안한다. 저준위 방사선 측정의 측정 정밀도를 개선하기 위한 알고리즘은 방사선 측정센서로부터 수집된 펄스의 누적평균을 기준으로 하는 듀얼 윈도우 방사선 수치 측정법을 사용한다. 방사선량의 급격한 변화에 따른 장치의 반응 속도개선을 위한 알고리즘은 신규로 입력된 6초 동안의 데이터 패턴분석을 통한 듀얼 윈도우 방사선 수치 측정법을 사용한다. 제안된 알고리즘의 검증을 위한 하드웨어 장치로는 센서 및 고전압 발생부, 제어부, 충전 및 전원회로부, 무선통신부, 디스플레이부 등으로 구성되어 있다. 제안된 알고리즘에서 사용한 듀얼 윈도우 방사선 수치 측정법을 실험한 결과, 기존 5uSv/h 수준의 저선량 한계에서 대체로 불확도가 낮아지고 선형성이 개선됨을 확인할 수 있었다. 또한 급격한 방사선량의 변화에 대한 장비의 반응속도 개선에 대해 실측실험을 통해 6초 이후에 변화된 수치가 반응함을 확인하였다. 따라서 제안된 알고리즘이 급격한 변화에 따른 장치의 반응속도가 개선됨을 확인할 수 있었다.

• 한국전자파학회논문지
• /
• 제19권12호
• /
• pp.1350-1359
• /
• 2008

본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 이중 평형 저항성 혼합기를 개발하였다. 본 혼합기에는 LO, RF, IF 등의 3개의 발룬이 포함된다. $8{\sim}20\;GHz$ 범위에서 동작하는 LO와 RF 발룬은 Marchand 발룬으로 구현하였다. 칩 크기를 줄이기 위해 구부려진 다중 결합 선로를 이용하였고, 이로 인해 발생하는 모드 위상 속도 차이를 보상하기 위해 인덕터 선로를 삽입하였다. IF 발룬은 DC 결합 차동 증폭기로 구현하였다. $0.3{\times}0.5\;mm^2$ 크기를 가진 IF 발룬의 측정 결과, DC에서 7 GHz 주파수 범위에서 크기와 위상의 오차가 각각 1 dB와 $5^{\circ}$ 이내의 결과를 보였다. 개발된 $1.7{\times}1.8\;mm^2$ 크기의 이중 평형 저항성 혼합기의 측정 결과, 동작 주파수 범위에서 16dBm LO 입력 전력에 대해 삽입 손실이 $5{\sim}11\;dB$이고, 출력 OIP3가 $10{\sim}15\;dBm$인 결과를 보였다.

• 한국전자파학회논문지
• /
• 제21권9호
• /
• pp.921-932
• /
• 2010

본 논문에서는 Sierpinski 프랙탈 구조를 이용하여 이중 대역에서 동작하는 배열 안테나를 제안하였다. 거울 대칭 형태의 $2{\times}2$ 배열 구조는 상부 $1{\times}2$ 배열과 하부 $1{\times}2$ 배열 간에 $180^{\circ}$ 위상차를 인가하면 cellular 대역과 WCDMA 대역에서 broadside 방향으로 복사 패턴을 형성한다. 따라서, 동위상 급전 회로를 적용하기 위해 배열 구조에서 상부와 하부 배열 간에 패치와 그라운드의 위치를 변경하여 위상 반전 구조를 구현하였다. 배열 안테나는 $28{\times}30{\times}5\;cm^3$의 크기를 가지며, -10 dB 반사 손실 대역은 1차 대역에서 855~1,380 MHz(47 %), 2차 대역에서 1,770~2,330 MHz(27 %)이다. 이득은 1차 대역에서 9.06~12.44 dBi, 2차 대역에서 11.76~14.84 dBi이다. 1,100 MHz에서 x-z 평면의 반전력 빔 폭은 $57^{\circ}$, y-z 평면의 반전력 빔 폭은 $46^{\circ}$이고, 2,050 MHz에서는 각각 $43^{\circ}$와 $28^{\circ}$이다.

• Composites Research
• /
• 제13권5호
• /
• pp.50-59
• /
• 2000

본 논문에서는 복합재료 패널 플러터를 억제할 수 있는 두 가지 방법에 대해서 연구하였다. 첫번째, 능동제어 방법에서는 선형 제어 이론을 바탕으로 제어기를 설계하였으며 제어입력이 작동기에 가해진다. 여기서 작동기로는 PZT를 사용하였다. 두 번째, 인덕터와 저항으로 구성되어진 션트회로를 사용하여 시스템의 감쇠를 증가시킴으로써 패널 플러터를 억제할 수 있는 새로운 방법인 수동감쇠기법에 대한 연구가 수행되었다. 이 수동감쇠기법은 능동적 제어보다 강건(robust)하며 커다란 전원 공급이 필요하지 않고 제어기나 감지 시스템과 같이 복잡한 주변 기기가 필요 없이도 실제 패널 플러터 억제에 쉽게 응용할 수 있는 장점을 가지고 있다. 최대의 작동력/감쇠 효과를 얻기 위해서 유전자 알고리듬을 사용하여 압전 세라믹의 형상과 위치를 결정하였다. 해밀턴 원리를 사용해서 지배 방정식을 유도하였으며, 기하학적 대변형을 고려하기 위해 von-Karman의 비선형 변형률-변위 관계식을 사용하였으며 공기력 이론으로는 준 정상 피스톤 1차 이론을 사용하였다. 4절점 4각형 평판 요소를 이용하여 이산화된 유한 요소 방정식을 유도하였다. 효율적인 플러터 억제를 위해 패널 플러터에 중요한 영향을 미치는 플러터 모드를 이용한 모드축약기법을 사용하였으며, 이를 통해 비선형 연계 모달 방정식이 얻어지게 된다. 능동적 제어 방법과 수동 감쇠 기법에 의해 수행되어진 플러터 억제 결과들을 Newmark 비선형 시분할 적분법을 통해 시간 영역에서 살펴 보았다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.274-274
• /
• 2014

금속칼코게나이드 화합물중 하나인 $MoS_2$는 초저 마찰계수의 금속성 윤활제로 널리 사용되고 있으며 흑연과 비슷한 판상 구조를 지니고 있어 기계적 박리법을 통한 그래핀의 발견 이후 2차원 박막 합성법에 대한 활발한 연구가 진행되고 있다. 최근 다양한 응용이 진행 중인 그래핀의 경우 높은 전자이동도, 기계적 강도, 유연성, 열전도도 등 뛰어난 물리적 특성을 지니고 있으나 zero-bandgap으로 인한 낮은 on/off ratio는 thin film transistor (TFT), 논리회로(logic circuit) 등 반도체 소자 응용에 한계가 있다. 하지만 $MoS_2$는 벌크상태에서 약 1.2 eV의 indirect band-gap을 지닌 반면 단일층의 경우 1.8 eV의 direct-bandgap을 나타내고 있다. 또한 단일층 $MoS_2$를 이용하여 $HfO_2/MoS_2/SiO_2$ 구조의 트랜지스터를 제작하였을 때 $200cm^2/v^{-1}s^{-1}$의 높은 mobility와 $10^8$ 이상의 on/off ratio 나타낸다는 연구가 보고되어 있어 박막형 트랜지스터 응용을 위한 신소재로 주목을 받고 있다. 한편 2차원 $MoS_2$ 박막을 합성하기 위한 대표적인 방법인 기계적 박리법의 경우 고품질의 단일층 $MoS_2$ 성장이 가능하지만 대면적 합성에 한계를 지니고 있으며 화학기상증착법(CVD)의 경우 공정 gas의 분해를 위한 높은 온도가 요구되므로 박막형 투명 트랜지스터 응용을 위한 플라스틱 기판으로의 in-situ 성장이 어렵기 때문에 이를 보완할 수 있는 $MoS_2$ 박막 합성 공정 개발이 필요하다. 특히 Plasma enhanced chemical vapor deposition (PECVD) 방법은 공정 gas가 전기적 에너지로 분해되어 chamber 내부에서 cold-plasma 형태로 존 재하기 때문에 박막의 저온성장 및 대면적 합성이 가능하며 고진공을 바탕으로 합성 중 발생하는 오염 요소를 효과적으로 제어할 수 있다. 본 연구에서는PECVD를 이용하여 plasma power, 공정압력, 공정 gas의 유량 등 다양한 공정 변수를 조절함으로써 저온, 저압 조건하에서의 $MoS_2$ 박막 성장 가능성을 확인하였으며 전구체로는 Mo 금속과 $H_2S$ gas를 사용하였다. 또한 향후 flexible 소자 응용을 위한 플라스틱 기판의 녹는점을 고려하여 공정 온도는 $300^{\circ}C$ 이하로 설정하였으며 합성된 $MoS_2$ 박막의 두께 및 화학적 구성은 Raman spectroscopy를 이용하여 확인 하였다. 공정온도 $200^{\circ}C$와 $150^{\circ}C$에서 성장한 $MoS_2$ 박막의 Raman peak의 경우 상대적으로 낮은 공정온도로 인하여 Mo와 H2S의 화학적 결합이 감소된 것을 관찰할 수 있었고 $300^{\circ}C$의 경우 약 $26{\sim}27cm^{-1}$의 Raman peak 간격을 통해 5~6층의 $MoS_2$ 박막이 형성 된 것을 확인할 수 있었다.