• Nuclear Engineering and Technology
• /
• 제53권10호
• /
• pp.3327-3334
• /
• 2021

Present electric grids are advanced to integrate smart grids, distributed resources, high-speed sensing and control, and other advanced metering technologies. Cybersecurity is one of the challenges of the smart grid and nuclear plant digital system. It affects the advanced metering infrastructure (AMI), for grid data communication and controls the information in real-time. The research article is emphasized solving the nuclear and smart grid hardware security issues with the integration of field programmable gate array (FPGA), and implementing the latest Time Authenticated Cryptographic Identity Transmission (TACIT) cryptographic algorithm in the chip. The cryptographic-based encryption and decryption approach can be used for a smart grid distribution system embedding with FPGA hardware. The chip design is carried in Xilinx ISE 14.7 and synthesized on Virtex-5 FPGA hardware. The state of the art of work is that the algorithm is implemented on FPGA hardware that provides the scalable design with different key sizes, and its integration enhances the grid hardware security and switching. It has been reported by similar state-of-the-art approaches, that the algorithm was limited in software, not implemented in a hardware chip. The main finding of the research work is that the design predicts the utilization of hardware parameters such as slices, LUTs, flip-flops, memory, input/output blocks, and timing information for Virtex-5 FPGA synthesis before the chip fabrication. The information is extracted for 8-bit to 128-bit key and grid data with initial parameters. TACIT security chip supports 400 MHz frequency for 128-bit key. The research work is an effort to provide the solution for the industries working towards embedded hardware security for the smart grid, power plants, and nuclear applications.

• ETRI Journal
• /
• 제33권1호
• /
• pp.13-17
• /
• 2011

A highly miniaturized on-chip $180^{\circ}$ hybrid employing periodic ground strip structure (PGSS) was realized on a silicon radio frequency integrated circuit. The PGSS was placed at the interface between $SiO_2$ film and silicon substrate, and it was electrically connected to top-side ground planes through the contacts. Owing to the short wavelength characteristic of the transmission line employing the PGSS, the on-chip $180^{\circ}$ hybrid was highly miniaturized. Concretely, the on-chip $180^{\circ}$ hybrid exhibited good radio frequency performances from 37 GHz to 55 GHz, and it was 0.325 $mm^2$, which is 19.3% of a conventional $180^{\circ}$ hybrid. The miniaturization technique proposed in this work can be also used in other fields including compound semiconducting devices, such as high electron mobility transistors, diamond field effect transistors, and light emitting diodes.

• 한국정보통신학회논문지
• /
• 제26권11호
• /
• pp.1747-1750
• /
• 2022

As shrinking the semiconductor process into the deep sub-micron to achieve high-density, low power and high performance integrated circuits, MBU (multiple bit upset) by soft errors is one of the major challenge of on-chip memory systems. To address the MBU, single error correction, double error detection and double adjacent error correction (SEC-DED-DAEC) codes have been recently proposed. But these codes do not resolve mis-correction. We propose the SEC-DED-DAEC-TAED(triple adjacent error detection) code without mis-corrections. The generated H-matrix by the proposed heuristic algorithm to accomplish the proposed code is implemented as hardware and verified. The results show that there is no mis-correction in the proposed codes and the 2-stage pipelined decoder can be employed on-chip memory system.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.166-173
• /
• 2013

SoC내의 IP 개수 및 데이터 통신량이 증가함에 따라 온칩 크로스바 네트워크가 SoC의 중추 연결망으로서 널리 사용되어지고 있다. 온칩 크로스바 네트워크는 여러 개의 크로스바 스위치들과 이들간의 연결로 이루어지는데, 시스템의 복잡도가 증가함에 따라 IP들과 스위치들간의 연결 형태를 결정하는 것, 즉 토폴로지를 결정하는 것이 점점 복잡해지고 있다. 이 문제를 해결하기 위해 본 논문에서는 목표 시스템의 칩내 통신 특성을 고려하여 최적의 온칩 크로스바 네트워크의 토폴로지를 찾아주는 방법을 제안한다. 제안하는 토폴로지 합성 방법은 mixed integer linear programming(MIILP)를 이용하여 다른 휴리스틱 합성 방법과 달리 전역 최적점(global optimum)을 찾을 수 있는 장점이 있다. 또한, 기존에 제안 되었던 MILP를 이용한 토폴로지 합성 방법들이 토폴로지를 표현하는데 IP 노드들과 스위치들 간의 인접 행렬들을 이용했던 것과 달리, 본 논문에서는 IP들 간통신을 표현하는 엣지들을 기본으로 하는 새로운 표현 방식을 제안한다. 실험 결과 본 논문에서 제안하는 새로운 MILP 표현 방식을 이용할 경우 기존 MILP 표현 방식을 이용했을 때보다 4개의 예제들에 대해 합성 속도가 평균 77.1 배 향상되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.681-684
• /
• 2008

본 논문에서는 이동통신용 단말기 PCB Layout 위에 내장형 Chip 안테나를 직접 설계하여 DCS($1.71{\sim}1.88GHz$) 대역, PCS($1.75{\sim}1.87GHz$) 대역 및 UPCS($1.85{\sim}l.99GHz$) 대역에서 공통으로 사용할 수 있는 이동통신용 트리플밴드 Chip 안테나를 설계하였다. 설계 제작된 안테나는 PCB 기판위에 탑재되는 안테나로서 안테나의 양측면에 씌워진 상부 방사패치와 하부 방사패치로 구성되어 있으며, 상하부 방사패치의 용량과 길이를 조절함으로서 DCS, PCS, UPCS대역에서 공동으로 사용할 수 있는 트리플 안테나를 제안했다. 안테나의 크기는 $19mm{\times}4mm{\times}1.6mm$으로 설계하여 매우 소형화시켰으며, Chip 안테나의 단점인 좁은 대역폭을 크게 개선시켰다. 설계한 안테나의 대역폭은 정재파비2 이하를 기준으로 DCS, PCS, UPCS 대역을 모두 충족하였으며, 전체 대역폭은 $1.71GHz{\sim}1.99GHz$의 15.1%의 주파수 대역폭을 얻었다.

• 한국정보통신학회논문지
• /
• 제11권12호
• /
• pp.2210-2216
• /
• 2007

본 논문은 휴대 단말기에 적용할 수 있는 삼중대역(Triple-band) 프라스틱 칩 안테나에 관하여 연구하였다. 프라스틱 칩은 PVC(Polyvilyl chloride)계열의 Foamex 매질을 사용하였으며, 전기적인 특성은 유전율이 1.9이고, 절연밀도는 112KV/cm이다. 프라스틱 칩 안테나는 세라믹 칩 안테나보다 잘 파손되지 않고, 이득과 효율이 좋은 장점을 가지고 있다. 본 논문에서는 4종류의 삼중대역 프라스틱 칩 안테나를 제작하고 실험하였다. 실험 결과 삼중대역에서 공진하였고, 안테나 이득은-2dB이상이고, 안테나 패턴은 일반적인 칩 안테나와 비슷한 전 방향 특성을 갖는다. 따라서 Foamex 매질을 이용하여 구현된 안테나는 삼중대역용 휴대폰과 다양한 무선통신시스템에 적용될 수 있다.

• 한국정보통신학회논문지
• /
• 제26권10호
• /
• pp.1559-1562
• /
• 2022

As electronic devices technology scales down into the deep-submicron to achieve high-density, low power and high performance integrated circuits, multiple bit upsets by soft errors have become a major threat to on-chip memory systems. To address the soft error problem, single error correction, double error detection and double adjacent error correction (SEC-DED-DAEC) codes have been recently proposed. But these codes do not troubleshoot mis-correction problem. We propose the SEC-DED_DAEC code with without mis-correction. The decoder for proposed code is implemented as hardware and verified. The results show that there is no mis-correction in the proposed codes and the decoder can be employed on-chip memory system.

• 한국정보통신학회논문지
• /
• 제15권4호
• /
• pp.833-838
• /
• 2011

제조 산업현장에서 RFID 시스템은 제조 물품의 데이터를 수집, 분류 그리고 처리를 위하여 사용되어진다. 큰 공장에서 RFID시스템을 설치하려면 RS232통신을 위한 많은 양의 유선 데이터 통신망이 필요하다. 만약 공장에서 RFID 시스템의 설치장소가 변경이 되거나 혹은 증설되는 경우 이미 설치된 유선 데이터 망은 다시 재 설치되어야 한다. 이러한 재설치를 위해서 많은 시간적 그리고 금전적인 재투자가 필요하다. 그러나 무선 데이터 통신망을 이용하면 초기 설치 혹은 재설치가 매우 간단하다. 본 논문에서는 무선통신시스템과 RFID 시스템을 구현하였다. 무선통신시스템을 위해서 CC1020칩을 사용하였고 RFID 시스템을 위해서 EM4095칩을 사용하였다. CC1020칩은 고 신뢰 데이터 통신이 가능하며 간단한 상태 레지스터를 설정함으로서 송신과 수신 상태전환 그리고 400 MHz 혹은 900 MHz의 원하는 주파수를 선택할 수 있다. 또한 통신거리는 외장안테나를 사용하면 약 50m이다. RFID 시스템을 위한 EM4095는 125 KHz 반송주파수를 사용하며 적은 수의 부품을 연결함으로써 리더 시스템을 구현할 수 있다. 그리고 Tag은 읽기 전용인 EM4100을 사용되어졌다. 무선통신 시스템과 RFID 시스템을 제어하기 위해 Atmega128을 사용되어졌다. 구현된 시스템으로 Tag의 데이터가 50 m 거리에서는 에러 없이 통신이 되는 것을 확인하였다. 논문에서 CC1020을 위한 회로도와 동작 프로그램, 그리고 RFID 시스템의 회로도와 동작 프로그램을 보였다. 그리고 실험에 사용된 시스템을 사진으로 보이고, CC1020의 데이터 동작 파형을 그림으로 보였으며. 각 전송방법에 대한 성능을 보였다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.96-104
• /
• 2007

본 논문에서는 필드 솔버와 회로 시뮬레이션을 통한 온 칩 인덕터의 패드 및 주변 그라운드의 디임베드 방법을 설명하였으며, 필드 솔버의 결과와 회로 시뮬레이션을 통한 디임베드 방법은 각각 측정 결과와 메트리스 연산 결과와 비교하여 검증하였다. 또한 디임베드 된 인덕터의 모델을 적용한 LNA 설계하고 제작하였으며 제작한 LNA의 결과는 측정 결과와 비교하여 디임베드를 적용하였을 때 2.5GHz 이상의 대역에서 보다 측정치에 접근함을 확인하였다. 본 논문에서 제시한 회로 시뮬레이션을 통한 디임베드 방법은 다른 수동 온칩 소자의 소자값을 얻는 데 손쉽게 사용될 수 있는 방법이며 이를 적용하여 보다 정확한 RFIC(radio frequency integrated circuit) 회로 설계가 가능할 것으로 사료된다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
• /
• pp.65-68
• /
• 2001

본 논문에서는 주파수영역에서 동일한 주파수 간격을 갖는 직교반송파에 의하여 만들어지며 DS-CDMA에 주파수 다이버시티 효과를 줄 수 있는 CI 칩 파형 형성 방식에 대하여 검토한다. CI 칩 파형을 이용한 새로운 통신 방식 CI/DS-CDMA을 소개하고 대표적인 주파수 선택성 페이딩 채널환경에서 성능을 분석을 통하여 이 시스템의 주파수 다이버시티 효과가 시간영역에서 경로 다이버시티를 이용하는 RAKE 수신기를 갖는 통상적인 DS-CDMA에 비하여 성능개선 효과를 가져올 수 있음을 보인다.