• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• 한국통신학회논문지
• /
• 제39A권5호
• /
• pp.258-270
• /
• 2014

본 논문에서는 다중 사용자 간 시간 동기 오차에 강인한 상향링크 OFDMA (Orthogonal Frequency Division Multiple Access) 두 기법, 즉, ZCZ (Zero Correlation Zone) 코드 시간축 확산 OFDMA 기법과 시간동기오차에 강한 SC-FDMA (Single Carrier Frequency Division Mmultiple Access)기법의 채널용량을 비교한다. 보다 현실적인 성능을 비교하기 위해 사용자 간 시간 동기 오차 뿐 아니라 상향링크 OFDMA 신호 생성의 가장 큰 이슈인 PAPR (Peak-to-Average Power Ratio)에 의한 신호의 왜곡효과도 함께 고려한다. 사용자 간 시간 동기 오차에 의한 간섭이 존재하는 환경에서는 전력제어에 의해 증폭된 사용자들의 신호가 다른 사용자들의 신호에 큰 간섭으로 작용할 수 있다. 한편, 거리를 고려하여 증폭된 신호가 단말의 증폭기의 선형 증폭구간을 벗어나게 되면 신호의 왜곡이 발생하여 최종 성능의 저하를 발생시킬 수도 있다. 따라서, 기지국과 사용자 간의 거리만을 고려한 전력제어 방식이 아니라 최대 채널용량 성능을 갖게 하는 사용자 송신 전력 조합을 실험을 통해 찾는다. 즉, 사용자 단말의 전력 제한 수치와 사용자 시간 동기 오차의 최대범위 및 $E_b/N_0$ 등의 다양한 조합들에 대해 최대 채널용량 성능을 갖게 하는 송신전력 보정 계수(ASF: Adaptive Scaling Factor)을 실험을 통해 찾는다. 먼저, 송신전력 보정계수를 적용한 경우 두 상향링크 OFDMA 방식의 채널용량은 단순히 거리만을 고려한 전력제어 방식을 적용한 경우 즉, 송신전력 보정 계수=1인 경우에 비해 얼마나 높은 채널용량 성능을 가지는지 분석한다. 두 상향링크 OFDMA 방식의 채널용량 성능을 비교하면, 송신출력이 상대적으로 낮아도 되는 높은 $E_b/N_0$ 환경에서는 시간 동기 오차에 보다 강인한 특성을 가진 ZCZ 코드 시간축 확산 OFDMA 기법의 채널용량 성능이 좋고, 반대로 상대적으로 높은 송신출력을 요구하는 낮은 $E_b/N_0$ 환경에서는 낮은 PAPR 특성을 갖는 시간동기오차에 강한 SC-FDMA 기법의 채널용량 성능이 보다 우수함을 다양한 실험을 통해 보인다.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.156-167
• /
• 2021

본 논문에서는 5세대 이동통신 네트워크 서비스의 커버리지를 확장하고, 빌딩내에서의 안정적인 무선 네트워크 연결해 주는 5G 광중계기의 인빌딩용 디지털 송수신 유닛 설계를 제안한다. 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛은 신호처리부, RF 송수신부, 광입출력부, 클록발생부 등의 4개 블록으로 구성된다. 신호처리부는 CPRI 인터페이스의 기본 동작과 4채널 안테나 신호의 조합 및 외부에서의 제어 명령에 대한 응답 등 중요한 역할을 수행한다. 또, JESD204B 인터페이스로 고품질의 IQ 데이터를 송수신 한다. 파워 앰프를 보호하기 위해 CFR, DPD 블록이 동작한다. RF 송수신부는 안테나로부터 수신된 RF 신호를 AD 변환하여 JESD204B 인터페이스로 신호처리부에 전달되고, 신호처리부에서 JESD204B 인터페이스로 전달된 디지털 신호를 DA 변환하여 안테나로 RF 신호를 송신한다. 광입출력부는 전기신호를 광신호로 변환하여 송신하고, 광신호를 전기신호로 변환하여 수신한다. 클록발생부는 광입출력부의 CPRI 인터페이스에서 공급되는 동기 클록의 지터(Jitter)를 억제하고, 신호처리부와 RF 송수신부에 안정적인 동기 클록을 공급한다. CPRI 연결전에는 로컬 클록을 공급하여 CPRI 연결 준비 상태로 동작한다. 본 논문에서 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛의 정확성을 평가하기 위해서 Xilinx 사의 MPSoC 계열의 XCZU9CG-2FFVC900I를 사용하였고 설계 툴은 Vivado 2018.3을 사용하였다. 본 논문에서 제안된 5G 광중계기 디지털 송수신 유닛이 ADC로 입력되는 5G RF 신호를 디지털로 변환하여 CPRI를 통해 JIG로 전달하는 Uplink 동작과 JIG로부터 CPRI를 통해 전달받은 Downlink 데이터 신호를 DAC로 출력하는 기능과 성능을 평가하였다. 실험결과는 평탄도, Return Loss, Channel Power, ACLR, EVM, Frequency Error 등이 목표로 한 설정 값 이상의 성능이 나타남을 확인 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 한국의학물리학회지:의학물리
• /
• 제19권4호
• /
• pp.285-290
• /
• 2008

본 연구를 통하여 개발된 1차원 광섬유 방사선량계는 PMMA 팬텀에 10개의 광섬유 방사선 선세를 배열하여 제작하였다. 1차원 광섬유 방사선량계를 구성하는 각각의 광섬유 방사선 센서는 플라스틱 광섬유와 유기섬광체로 구성되어 있다. 각각의 유기섬광체는 치료용 선형가속기에서 발생되는 고 에너지 방사선에 의해 섬광빛을 방출하고 방출된 섬광빛은 플라스틱 광섬유를 통하여 광 계측장비인 다채널의 포토다이오드 증폭 시스템으로 전달된다. 본 연구에서는 1차원 광섬유 방사선량계를 이용하여 에너지와 조사야의 크기에 따른 치료용 전자선의 1차원적 선량분포를 측정하였고 섬광체의 광신호 측정에 있어 방해요소로 작용하는 체렌코프 빛을 전자선의 입사각도에 따라 계측 및 분석하였다. 또한 PMMA 팬텀의 깊이에 따른 선량을 계측함으로써 3차원적 심부선량백분율을 측정하였고 그에 따른 등선량곡선을 도시화하였다. 본 연구를 통하여 개발된 1차원 광섬유 방사선량계는 고 분해능, 실시간 측정, 쉬운 보정 등 많은 장점을 가지고 있다.

• 한국통신학회논문지
• /
• 제35권8A호
• /
• pp.777-784
• /
• 2010

최근 수중 통신에 대한 관심이 급증하고 있으며, 수중 통신을 통한 음성 및 고해상도 영상 데이터와 같은 다양한 데이터 전송의 요구가 증가하고 있다. 수중 음향 통신 시스템의 성능은 수중 채널의 특성에 의해 크게 영향을 받으며, 특히 수중 채널 환경은 다중경로(Multi-path)에 따른 지연확산(delay spread)으로 인하여 데이터 전송 시 인접 심볼 간의 간섭(Inter Symbol interference: ISI)이 발생하여 통신의 성능을 저하시킨다. 본 논문에서는 지연 확산에 강한 성능을 나타내는 OFDM(Orthogonal Frequency Division Multiplexing) 기법을 수중 통신 시스템에 적용하고, OFDM의 CP(Cyclic Prefix)를 이용하여 수중 채널 환경의 다중경로로 인한 지연 확산을 보상한다. 하지만 수중 통신 시스템에 OFDM을 적용할 때, OFDM 시스템이 갖는 고유한 문제인 높은 PAPR(Peak-to-Average Power Ratio)이 발생한다. 그러므로 본 논문에서는 높은 PAPR로 인한 신호의 비선형 왜곡을 피하고 증폭기의 효율을 위하여 DFT-spread OFDM 기법을 적용한다. DFT-spread OFDM 방식은 IFFT 수행 이전에 DFT(discrete Fourier transform) 확산을 수행하여 각각의 병렬 데이터를 모든 부반송파들에 실어 줌으로써 좋은 PAPR 저감 효과를 얻는다. 그러므로 본 논문에서는 OFDM 시스템을 통해 수중 채널에서 지연 확산에 대한 성능 이득을 보이고, 일반적인 OFDM 시스템보다 DFT-spread OFDM이 수중 통신 환경에서 더 적합한 통신 방식임을 시뮬레이션을 통하여 보였다. 그리고 DFT-spread OFDM의 두 가지 자원 분배 방식(Interleaved, Localized)에 따른 성능을 분석하고 수중 통신 환경에서 자원 분배 방식에 따른 성능의 적응성에 대하여 논의하였다. 시뮬레이션 결과를 통해 CP 삽입을 통한 보상후의 BER 성능은 DFT-spread OFDM 방식이 일반 OFDM에 비하여 $10^{-4}$에서 약 5~6dB 정도 좋은 것을 보였으며, 자원 분배 방식에 따른 BER 성능을 비교하였을 때, Interleaved 방식은 Localized 방식에 비하여 $10^{-4}$에서 약 3.5dB 정도 좋은 것을 보였다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.184-193
• /
• 2012

본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 등화기를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 $0.58{\times}0.42mm^2$의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.

• 전자공학회논문지 IE
• /
• 제47권4호
• /
• pp.18-27
• /
• 2010

본 논문은 회전체의 진동 데이터를 효율적으로 획득하기 위해 데이터 획득 시스템을 설계하였다. 데이터획득 장치는 필터와 증폭기로 구성한 아날로그 로직과 ADC와 DSP, FPGA, FIFO 메모리를 갖고 있는 디지털로직으로 구성하였다. 센서로부터 회전체의 진동신호는 아날로그 로직을 통과하여 FPGA에 의해 제어되고, 그 신호는 ADC를 통해 변환되고 FIFO 메모리에 저장하였다. 디지털 선호 처리는 FPGA 제어어의해서 FIFO 메모리에 들어온 데이터를 이용하여 DPS에서 신호처리를 수행할 수 있도록 구성하였다. 회전체 진동을 진단 및 분석하기 위한 진동 요소는 데이터 선호로서 실수 변환, Peak to Peak, 평균 값 산출, GAP, 디지털 필터, FFT 둥을 DSP에서 처리하고 설정된 이벤트를 추적하며, 그 결과 값을 도출하여 조기 경보 구축하였다 묘든 신호처리 과정 및 이벤트 추적은 여러 분석 단계 의해서 처리 시간이 소요되며, 특정 이벤트에 따라 처리 소요 시간에도 변동이 발생한다. 데이터 획득 및 처리는 연속적으로 실시간 분석을 수행해야 하지만, DSP에서는 입력된 신호를 처리하는 동안에 입력된 이후의 데이터에서 다음 입력처리 시간동안 획득한 데이터는 처리 될 수 없고, 특히 다수의 채널에서는 더 많은 데이터 손실이 일어날 수 있다. 따라서 본 논문에서는 데이터 손실이 적고 빠른 처리를 위하여 DPS와 FPGA을 효과적인 사용하였고, 이러한 여러 분석 단계 신호처리에서 발생되는 시간을 최소한으로 줄일 수 있는 방법으로 DSP에서 처리되는 신호단계 중 일부를 FPGA에서 처리할 수 있도록 설계 하였고 그리고 단일의 신호 처리에 의해 수행되는 분석 단계를 병렬 처리로 데이터를 실시간으로 처리하였다. 그 결과로 DSP 만으로 구성된 신호처리 보다 DSP와 FPGA로 구성된 시스템이 훨씬 빠르고 안정된 신호 처리 방법을 제시하였다.

• 비파괴검사학회지
• /
• 제33권5호
• /
• pp.465-471
• /
• 2013

원전 증기발생기는 원자로 냉각재 계통에서 발생한 열에너지를 터빈 계통의 주급수에 전달하여 터빈을 회전시키기 위한 증기를 생산하는 일종의 열교환기이다. 증기발생기 전열관의 손상은 증기발생기의 구조적 및 누설 건전성 유지 능력을 저해시키기 때문에 주기적으로 와전류검사를 수행하여 전열관의 건전성을 평가한다. 증기발생기 전열관의 건전성 평가는 보통 원자로 연료 재장전 기간 중에 수행된다. 현재 국내 증기발생기 전열관에 적용되는 와전류검사는 KEPIC 및 ASME 코드 요건에 따라 수행되며, 와전류검사 수행에 필요한 검사 시스템은 와전류검사 장치와 수집된 신호를 평가하기 위한 평가 프로그램으로 구성된다. 검사에 적용되는 와전류검사 시스템을 구성하는 핵심기기인 와전류검사 장치는 ASME 및 KEPIC 코드에서 총 고조파 왜곡율, 입출력 임피던스, 증폭기 직선성 및 안정성, 위상 직선성, 대역폭 및 복조필터 응답, 디지털 변환, 채널 간섭 등과 같은 전기적 특성을 측정하도록 규정하고 있다. 이에 따라 본 논문에서는 국내 최초로 개발한 원전 증기발생기 와전류검사 장치의 전기적 특성 측정을 위한 ASME 및 KEPIC 코드 요건을 설명하고, 이 요건에 따른 증기발생기 와전류검사 장치의 전기적 특성의 측정 결과를 제시하였다.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.443-451
• /
• 2010

본 논문에서는 Band-III 지상파 디지털 멀티미디어 방송 수신용 저전력 CMOS RF 튜너 칩에 대해 기술한다. 제안된 RF 튜너 칩은 저전력의 소형 휴대단말기 개발에 적합한 Low-IF 수신 구조로 설계되었으며, 174~240 MHz의 RF 방송 신호를 수신하여 1.536 MHz 대역폭의 2.048 MHz IF 신호를 출력한다. RF 튜너 칩은 저잡음 증폭기, 이미지 신호 제거 믹스, 채널 필터, LC-VCO, PLL과 Band-gap 기준 전압 생성기 등의 모든 수신부 기능 블록들을 포함하고 있으며, 0.18 um RF CMOS 기술을 이용하여 단일 칩으로 제작되었다. 또한 전력 소모를 줄이기 위한 4단계 이득 가변이 가능한 저잡음 증폭기를 제안하였으며, Schmoock's 선형화 기법과 Current bleeding 회로 등을 이용하여 수신 성능을 개선하였다. 제작된 RF 튜너 칩의 이득 제어 범위는 -25~+88 dB, 잡음 특성(NF)은 Band-III 전체 대역에서 약 4.02~5.13 dB, 선형 특성(IIP3)은 약 +2.3 dBm 그리고 이미지 신호 제거비는 최대 63.4 dB로 측정되었다. 총 전력 소모는 1.8 V 단일 전원에서 약 54 mW로 우수하며, 칩 면적은 약 $3.0{\times}2.5mm^2$이다.