• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1069-1074
• /
• 2017

항복전압의 감소는 채널길이 감소에 의하여 발생하는 심각한 단채널 효과이다. 본 논문에서는 10 nm 이하 채널길이를 갖는 이중게이트 MOSFET에서 채널크기의 변화를 파라미터로 하여 채널도핑에 따른 항복전압의 변화를 고찰하였다. 이를 위하여 해석학적 전위분포에 의한 열방사 전류와 터널링 전류를 구하고 두 성분의 합으로 구성된 드레인 전류가 $10{\mu}A$가 될 때, 드레인 전압을 항복전압으로 정의하였다. 결과적으로 채널 도핑농도가 증가할수록 항복전압은 크게 증가하였다. 채널길이가 감소하면서 항복전압이 크게 감소하였으며 이를 해결하기 위하여 실리콘 두께 및 산화막 두께를 매우 작게 유지하여야만 한다는 것을 알 수 있었다. 특히 터널링 전류의 구성비가 증가할수록 항복전압이 증가하는 것을 관찰하였다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.672-677
• /
• 2013

본 연구에서는 이중게이트 MOSFET의 채널크기 변화에 따른 항복전압의 변화를 분석하였다. 차세대 나노소자인 DGMOSFET에 대한 단채널효과 중 매우 작은 값을 갖는 항복전압은 정확한 분석이 요구되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 항복전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터 및 가우시안분포함수의 모양에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.811-814
• /
• 2012

본 연구에서는 이중게이트 MOSFET의 채널크기 변화에 따른 항복전압의 변화를 분석할 것이다. 차세대 나노소자인 DGMOSFET에 대한 단채널효과 중 매우 작은 값을 갖는 항복전압은 정확한 분석이 요구되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 항복전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터 및 가우시안분포함수의 모양에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.825-828
• /
• 2012

본 연구에서는 이중게이트 MOSFET의 전도중심에 따른 항복전압의 변화를 분석할 것이다. DGMOSFET에 대한 단채널효과 중 낮은 항복전압은 소자동작에 저해가 되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 소자 파라미터인 채널길이, 채널두께, 게이트산화막두께 그리고 도핑농도 등에 대하여 전도중심의 변화에 대한 항복전압의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터에에 대한 전도중심의 변화에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.688-690
• /
• 2017

항복전압의 감소는 채널길이 감소에 의하여 발생하는 심각한 단채널 효과이다. 트랜지스터 동작 중에 발생하는 단채널 효과는 트랜지스터의 동작범위를 감소시키는 문제를 발생시킨다. 본 논문에서는 10 nm 이하 채널길이를 갖는 이중게이트 MOSFET에서 채널크기의 변화를 파라미터로 하여 채널도핑에 따른 항복전압의 변화를 고찰하였다. 이를 위하여 해석학적 전위분포에 의한 열방사 전류와 터널링 전류를 구하고 두 성분의 합으로 구성된 드레인 전류가 $10{\mu}A$가 될 때, 드레인 전압을 항복전압으로 정의하였다. 결과적으로 채널 도핑농도가 증가할수록 항복전압은 크게 증가하였다. 채널길이가 감소하면서 항복전압이 크게 감소하였으며 이를 해결하기 위하여 실리콘 두께 및 산화막 두께를 매우 작게 유지하여야만 한다는 것을 알 수 있었다. 특히 터널링 전류의 구성비가 증가할수록 항복전압이 증가하는 것을 관찰하였다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.214-219
• /
• 2014

본 논문에서는 실리콘 카바이드(silicon carbide)를 기반으로 한 tilt-implanted trench Schottky diode(TITSD)를 제안한다. 4H-SiC 트랜치 쇼트키 다이오드(trench Schottky diode)에 형성되는 트랜치 측면에 경사 이온주입(tilt-implantation)을 하여 소자가 역저지 상태(reverse blocking mode)로 동작 시 trench insulator가 모든 퍼텐셜(potential)을 포함하는 구조를 제안하고, 그 특성을 시뮬레이션을 통해 확인하였다. TITSD는 트랜치의 측면(sidewall)에 nitrogen을 $1{\times}10^{19}cm^{-3}$ 으로 도밍(doping) 하여 항복전압(breakdown voltage) 특성도 경사 이온주입을 하지 않았을 때와 같게 유지하면서 trench oxide insulator가 모든 퍼텐셜을 포함하도록 함으로써 termination area를 감소시켰다. 트랜치 깊이(trench depth)를 $11{\mu}m$로 깊게 하고 최적화된 폭(width)을 선택함으로써 2750V의 항복전압을 얻었고, 동급의 항복전압을 가진 가드링(guard ring) 구조보다 termination area를 38.7% 줄일 수 있다. 이에 대한 전기적 특성은 synopsys사의 TCAD simulation을 사용하여 분석하였으며, 그 결과를 기존의 구조와 비교하였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권1호
• /
• pp.40-47
• /
• 1995

Electrical properties of ZnO ceramics based on Bi oxide was investigated in relation to sintering temperature. In the temperature range >$1150^{\circ}C$ to >$1350^{\circ}C$ the grain size increased from 9.mu.m to 20.mu.m when the sintering temperature was raised. The leakage current in the low voltage range increased as the potential barrier decreases, which is caused by increasing the grain size at high temperature. The dielectric characteristics of the ZnO ceramics was also affected by sintering temperature. Large dielectric constant was attributed, to the grainboundary layer of polycrystalline ZnO ceramics and decreasing grainboundary width. The variation of breakdown voltage with sintering temperature was attributed to the change of the donor concentration in the ZnO grain and grain size. The results showed that breakdown voltage increased decreasing grain size and donor concentration. Nonohmic coefficient was associated with the lower breakdown voltage per grainboundary layer due to the grain growth and higher donor concentration.

• 한국진공학회지
• /
• 제2권2호
• /
• pp.181-187
• /
• 1993

Si 이방성 에칭 용액인 EPW(Ethylenediamine, Pyrocatechol, Water) 용액내에서 potentiostat를 이용한 cyclic polarization 방법으로 양극 산화막의 연구를 수행하였다. p-Si 및 n-Si에서 양극 산화막의 breakdown potential은 동일한 값을 보였으며, $p^+$-Si의 경우에는 양극 산화막의 breakdown이 일어나지 않았다. 산화막의 XPS 분석결과 n-Si과 p-Si의 경우 Si 2p photopeak의 chemical shift는 각각 ${\Delta}$3.62eV, ${\Delta}$3.55eV였으며, $p^+$-Si의 경우에는 ${\Delta}$4.25eV였다. 따라서 $p^+$-Si의 양극 산화막이 light doping의 경우와 비교하여 커다란 에칭 저항성을 보이는 것은 산화막의 화학적 조성차이에 기인하는 것이라 생각된다. $p^+$-Si이 에칭 용액내에서 anodic bias 상태에 농이게 되면 boron이 표면으로 diffuse-out되는 것을 SIMS 분석을 통해 알 수 있었는데, 그 원인은 아직 분명하지는 않지만, 이것은 실제 etch-stop이 일어나는 임계 boron 농도가 일반적으로 알려진 값보다 훨씬 높을 것이라는 것을 시사한다.

• 한국결정성장학회지
• /
• 제7권3호
• /
• pp.487-493
• /
• 1997

SiC(4H) 결정에 Ti을 열증착하여 Ti/SiC(4H) 쇼트키(Schottky) 장벽 다이오드를 만들었다. SiC(4H)의 주개농도(donor concentration)는 전기용량-전압(C-V) 측정으로부터 $2.0{\times}10^{15}{\textrm}{cm}^{-3}$이었으며, 내부전위(built-in potential)는 0.65 V이었다. 전류-전압(I-V) 특성으로 부터 다이오드의 이상계수(ideally factor)는 1.07이었으며, 역방향 항복전장(breakdown field)은 약 $1.7{\times}10^3V/{\textrm}{cm}$이었다. 상온에서 $140^{\circ}C$까지 온도변화에 따라 측정된 포화전류로 부터 구한 전위장벽(potential barrier)은 0.91 V이었는데, 이는 C-V 특성으로 부터 구한 전위장벽과 거의 같았다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.176-176
• /
• 2003

The effects of oxide thickness and gate length of MgO/GaN metal oxide semiconductor field effect transistors (MOSFETs) on I-V, threshold voltage and breakdown voltage characteristics were examined using a drift-diffusion model. The saturation drain current scales in an inverse logarithmic fashion with MgO thickness and is < 10$^{-3}$ A.${\mu}{\textrm}{m}$$^{-1}$ for 0.5 ${\mu}{\textrm}{m}$ gate length devices with oxide thickness > 600 $\AA$ or for all 1 ${\mu}{\textrm}{m}$ gate length MOSFETs with oxide thickness in the range of >200 $\AA$. Gate breakdown voltage is > 100 V for gate length >0.5 ${\mu}{\textrm}{m}$ and MgO thickness > 600 $\AA$. The threshold voltage scales linearly with oxide thickness and is < 2 V for oxide thickness < 800 $\AA$ and gate lengths < 0.6 ${\mu}{\textrm}{m}$. The GaN MOSFET shows excellent potential for elevated temperature, high speed applications.