• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.210-216
• /
• 2000

bit error 확률의 특징과 bit error의 통계를 어떻게 분석할 것인가를 다루었다. Block에서 one single-error를 보정한 후 bit error 확률 이 얼마나 개선될 수 있을 것인가\ulcorner 본 논문에서 이에 대한 해답을 만족시킬 것이다.

• 한국정보통신학회논문지
• /
• 제15권1호
• /
• pp.57-62
• /
• 2011

본 논문은 4-ary SWSK(4-ary scaling wavelet shift keying) 시스템에서 여러 가지 웨이브릿 종류에 대하여 비트 에러 확률에 대한 성능을 연구하고자 한다. 기존의 4-ary SWSK 시스템에서 비트 에러 확률이 유도된 바 있다. 그래서 기존의 비트 에러 확률을 이용하여 Daubechies, Biorthogonal, Coiflet, Symlet 웨이브릿에 대한 비트 에러 확률을 실험적으로 구하였다. 또 웨이브릿의 탭 개수와 주기 변화에 대해서 그 성능을 분석하였다. 실험결과 4-ary SWSK 시스템에서 Coiflet, Symlet 웨이브릿이 비트 에러 확률면에서 좋은 성능을 보였고, 두 웨이브릿의 성능은 비슷하였음을 확인하였다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1997년도 추계학술대회 발표논문집:21세기를 향한 정보통신 기술의 전망
• /
• pp.137-146
• /
• 1997

The simplest bit error detection scheme is to append a parity bit to the end of a bit sequence. In this paper an error correction technique with the use of a parity bit is proposed, and the performance of the proposed system is analyzed. The error probability of the proposed system is compared with the output of computer simulation of the proposed system. It is also compared with the error probability of error at BPSK system, and the signal-to-noise ratio gain is showed.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권5호
• /
• pp.445-454
• /
• 2015

As the feature sizes and the operating charges continue to be scaled down, multi-bit soft errors are becoming more critical in SRAM designs of a few nanometers. In this paper, we propose an efficient error detection technique to reduce the size of parity bits by applying a 2D bit-interleaving technique to 3D bit-partitioned SRAM devices. Our proposed bit-interleaving technique uses only 1/K (where K is the number of dies) parity bits, compared with conventional bit-interleaving structures. Our simulation results show that 1/K parity bits are needed with only a 0.024-0.036% detection error increased over that of the existing bit-interleaving method. It is also possible for our technique to improve the burst error coverage, by adding more parity bits.

• 한국통신학회논문지
• /
• 제32권10A호
• /
• pp.958-964
• /
• 2007

이 논문은 maximum a posteriori (MAP) 비트 검출(bit detection)의 비트 오류 확률 (bit error probability: BEP)과 비트 최소 평균 제곱 오류(bit minimum mean square error: bit MMSE)사이의 관계를 유도한다. BEP는 bit MMSE의 1/4 보다 크고 1/2보다 작음을 유도한다. 이 결론을 이용하면 bit-linear linear-dispersion (BLLD) 부호를 적용한 다중 입출력 (multiple-input multiple-output: MIMO) 통신 시스템에서 가우시안 채널의 mutual information의 미분 값의 하한과 상한을 BEP로부터 얻을 수 있고 나아가서 mutual information의 하한과 상한을 구할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.418-425
• /
• 2012

In this paper, efficient implementation of error correction code (ECC) processing circuits based on single error correction and double error detection (SEC-DED) code with check bit pre-computation is proposed for memories. During the write operation of memory, check bit pre-computation eliminates the overall bits computation required to detect a double error, thereby reducing the complexity of the ECC processing circuits. In order to implement the ECC processing circuits using the check bit pre-computation more efficiently, the proper SEC-DED codes are proposed. The H-matrix of the proposed SEC-DED code is the same as that of the odd-weight-column code during the write operation and is designed by replacing 0's with 1's at the last row of the H-matrix of the odd-weight-column code during the read operation. When compared with a conventional implementation utilizing the odd-weight- column code, the implementation based on the proposed SEC-DED code with check bit pre-computation achieves reductions in the number of gates, latency, and power consumption of the ECC processing circuits by up to 9.3%, 18.4%, and 14.1% for 64 data bits in a word.

• Progress in Superconductivity
• /
• 제7권1호
• /
• pp.36-40
• /
• 2005

The problem of fluctuation-induced digital errors in a rapid single flux quantum (RSFQ) circuit has been a very important issue. In this work, we calculated the bit error rate of an RSFQ switch used in superconductive arithmetic logic unit (ALU). RSFQ switch should have a very low error rate in the optimal bias. Theoretical estimates of the RSFQ error rate are on the order of $10^{-50}$ per bit operation. In this experiment, we prepared two identical circuits placed in parallel. Each circuit was composed of 10 Josephson transmission lines (JTLs) connected in series with an RSFQ switch placed in the middle of the 10 JTLs. We used a splitter to feed the same input signal to both circuits. The outputs of the two circuits were compared with an RSFQ exclusive OR (XOR) to measure the bit error rate of the RSFQ switch. By using a computerized bit-error-rate test setup, we measured the bit error rate of $2.18{\times}10^{-12}$ when the bias to the RSFQ switch was 0.398 mA that was quite off from the optimum bias of 0.6 mA.

• 한국콘텐츠학회논문지
• /
• 제8권10호
• /
• pp.37-44
• /
• 2008

논문은 암호문 송신 중 전송 오류에 의한 암복호화의 문제에 대한 해결책을 제시 한다. 블록 암호 알고리즘은 산사태(avalanche) 효과로 인해 단일 비트 오류에 대해서도 많은 비트에 오류를 발생시킨다. 이를 해결하기 위해 재배열 과정과 간단한 오류 정정 코드를 이용해서 산사태(avalanche) 효과에 강인한 방안을 제안한다. 재배열 과정은 간단한 오류 정정 코드를 사용하기 위한 것이다. 재배열 과정은 한 프레임 내에서 전송의 기본 단위인 n-비트 블록 내에 1비트의 단일 오류만이 존재 할 수 있도록 오류를 여러 단위에 분산시키는 역할을 하게 된다. 즉, n-비트 내에서 단일 오류만이 존재하게 되어 단일 오류 정정 코드로 쉽게 복원이 가능하게 된다. 이 방식은 보다 큰 데이터 단위에 확장하여 사용 될 수 있다.

• 전자공학회논문지B
• /
• 제31B권4호
• /
• pp.97-105
• /
• 1994

Transform image coding using DCT is proved to be efficient in the absence of channel error but its performance degrades rapidly over noisy channel. In this paper, in the case of appling bit selcetive error correction coding that protects some significant bits in a codeword, an efficient allocation method of imformation bits and additive redundancy bits used for quantization and error correction coding respectively under constant transmission bit rate is proposed, and its performance is analyzed. As a result, without increasing trasmission bit rate, PSNR can be improved up to 7~8 [dB] below bit error rate $10^2$ and the image without blocking effect caused by bit error resulted from channel noise can be recostructed.

• 전자공학회논문지A
• /
• 제30A권8호
• /
• pp.19-26
• /
• 1993

The bit error probability of Reed-Solomon/convolutional concatenated codes can be more exactly calculated by using a more approximate bound of the symbol error probability of the convolutional codes. This paper obtains the unequal symbol error bound of the convolutional codes, and applies to the calculation of the bit error probability of the concatenated codes. Our results are tighter than the earlier studied other bounds.