• 제목/요약/키워드: basic clock

검색결과 75건 처리시간 0.03초

주파수 적응성을 갖는 부지연 회로의 설계기법 (Design Methodology of the Frequency-Adaptive Negative-Delay Circuit)

  • 김대정
    • 전자공학회논문지SC
    • /
    • 제37권3호
    • /
    • pp.44-54
    • /
    • 2000
  • 본 논문에서는 표준 메모리 공정에 구현 가능한 주파수 적응성을 갖는 부지연 회로의 설계기법에 대해 제안한다. 제안하는 설계기법은 기본적으로 아날로그 SMD (synchronous mirror delay) 형태의 부지연 회로로서 입력클록의 주기와 구현하고자 하는 부의 지연 시간의 차이에 해당하는 시간을 아날로그 회로의 개념으로 측정하고 다음 번 주기에서 반복한다. 출력클록의 발생과 관련되는 부수적인 지연을 측정단의 앞 단인 지연모델 단에서 상쇄하는 기존의 SMB 기법과는 달리, 반복단에서 상쇄하는 새로운 기법을 통하여 넓은 부지연 범위를 구현하여 특히 고속동작에서의 부지연 특성을 원할하게 한다. 또한 넓은 범위의 주파수 동작범위를 구현하기 위해 해당하는 주파수 범위에서 아날로그 회로가 최적의 동작 조건을 갖추도록 하기 위한 새로운 주파수 감지기 및 최적조건 설정기법을 제안한다. 제안된 회로의 응용으로서 초고속 DRAM인 DDR SDRAM에 적용하는 예를 보였으며, 0.6㎛ n-well double-poly double-metal CMOS 공정을 사용하여 모의실험 함으로써 그 유용성을 입증한다.

  • PDF

멀티미디어 무선채널 환경에서 동기 알고리즘 성능분석 (Performance Analysis of a Synchronization Algorithm For in Multimedia Wireless Channel)

  • 김동욱;윤종호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2002년도 추계종합학술대회
    • /
    • pp.880-883
    • /
    • 2002
  • 본 논문에서는 OFDM 신호방식을 사용하는 무선채널 환경에서 무선 멀티미디어에 적합한 클럭 동기복원 알고리즘을 제안한다. 제안된 클럭 동기복원 알고리즘의 기본적인 접근은 수신기의 채널 추정기로부터 추정된 채널의 주파수 응답을 획득하여 IFFT를 통해 채널의 충격 응답 또는 다중 경로 강도 프로 파일을 구하고 시간 영역에서 채널의 에너지가 집중된 일정 범위의 위치를 추적하는 것이다. 또한, 샘플링 클럭 오프셋이 $\pm$1-3 샘플 있는 경우 64-QAM, 16-QAM의 성좌점을 분석하고, BER 성능을 확인한 결과 최적 샘플 지점에서의 성좌점과 BER성능에 비하여 2 샘플 이상의 오프셋이 발생했을 경우에는 심한 성능 열화가 나타나는 것을 확인하였고, 시뮬레이션 결과로부터, 제안된 알고리즘이 주파수 선택적 페이딩 채널에서도 우수한 동기특성을 제공함을 알 수 있다.

  • PDF

A Numerically Controlled Oscillator with a Fine Phase Tuner and a Rounding Processor

  • Lim, In-Gi;Kim, Whan-Woo
    • ETRI Journal
    • /
    • 제26권6호
    • /
    • pp.657-660
    • /
    • 2004
  • We propose a fine phase tuner and a rounding processor for a numerically controlled oscillator (NCO), yielding a reduced phase error in generating a digital sine waveform. By using the fine phase tuner presented in this paper, when the ratio of the desired sine wave frequency to the clock frequency is expressed as a fraction, an accurate adjustment in representing the fractional value can be achieved with simple hardware. In addition, the proposed rounding processor reduces the effects of phase truncation on the output spectrum. Logic simulation results of the NCO using these techniques show that the noise spectrum and mean square error (MSE) for eight output bits of a 3.125 MHz sine waveform are reduced by 8.68 dB and 5.5 dB, respectively, compared to those of the truncation method, and 2.38 dB and 0.83 dB, respectively, compared to those of Paul's scheme.

  • PDF

셀룰러 오토마타를 이용한 LSB 곱셈기 설계 (Design of LSB Multiplier using Cellular Automata)

  • 하경주;구교민
    • 한국산업정보학회논문지
    • /
    • 제7권3호
    • /
    • pp.1-8
    • /
    • 2002
  • GF(2$^{m}$ )상에서 모듈러 곱셈은 공개키 암호 시스템과 같은 응용에서의 기본 연산으로 사용된다. 본 논문에서는 이와 같은 모듈러 곱셈 연산을 셀룰러 오토마타를 이용하여, GF(2$^{m}$ )상에서 m클럭 사이클만에 처리할 수 있는 연산기를 설계하였다. 이 곱셈기는 LSB 우선 방식으로 설계되었으며, 기존의 시스톨릭 구조를 이용한 곱셈기 보다 하드웨어 복잡도가 낮고 처리 시간이 빠른 장점이 있다. 그리고 설계된 곱셈기는 지수연산을 위한 하드웨어 설계에 효율적으로 이용될 수 있을 것이다.

  • PDF

KAIST ARM의 고속동작제어를 위한 하드웨어 좌표변환기의 개발

  • 박서욱;오준호
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1992년도 춘계학술대회 논문집
    • /
    • pp.127-132
    • /
    • 1992
  • To relize the future intelligent robot the development of a special-purpose processor for a coordinate transformation is evidently challenging task. In this case the complexity of a hardware architecture strongly depends on the adopted algorithm. In this paper we have used an inverse kinemetics algorithm based on incremental unit computation method. This method considers the 3-axis articulated robot as the combination of two types of a 2-axis robot: polar robot and 2-axis planar articulated one. For each robot incremental units in the joint and Cartesian spaces are defined. With this approach the calculation of the inverse Jacobian matrix can be realized through a simple combinational logic gate. Futhermore, the incremental computation of the DDA integrator can be used to solve the direct kinematics. We have also designed a hardware architecture to implement the proposed algorithm. The architecture consists of serveral simple unitsl. The operative unit comprises several basic operators and simple data path with a small bit-length. The hardware architecture is realized byusing the EPLD. For the straight-line motion of the KAIST arm we have obtained maximum end effector's speed of 12.6 m/sec by adopting system clock of 8 MHz.

Three Dimensional Structure Prediction of Neuromedin U Receptor 1 Using Homology Modelling

  • Nagarajan, Santhosh Kumar;Madhavan, Thirumurthy
    • 통합자연과학논문집
    • /
    • 제10권1호
    • /
    • pp.7-13
    • /
    • 2017
  • Neuromedin U receptor 1 is a GPCR protein which binds with the neuropeptide, neuromedin. It is involved in the regulation of feeding and energy homeostasis and related with immune mediated inflammatory diseases like asthma. It plays an important role in maintaining the biological clock and in the regulation of smooth muscle contraction in the gastrointestinal and genitourinary tract. Analysing the structural features of the receptor is crucial in studying the pathophysiology of the diseases related to the receptor important. As the three dimensional structure of the protein is not available, in this study, we have performed the homology modelling of the receptor using 5 different templates. The models were subjected to model validation and two models were selected as optimal. These models could be helpful in analysing the structural features of neuromedin U receptor 1 and their role in disorders related to them.

PLL없이 동작하는 S/PDIF IC 설계에 관한 연구 (Study on the Design of S/PDIF BC which Can Operate without PLL)

  • 박주성;김석찬;김경수
    • 한국음향학회지
    • /
    • 제24권1호
    • /
    • pp.11-20
    • /
    • 2005
  • 본 논문에서는 PLL (Phase Locked Loop)없이 동작할 수 있는 S/PDIF (Sony Philips Digital Interface) 수신기의 연구에 관하여 다룬다. 현재 대부분의 오디오 장치와 오디오 프로세서에서 S/PDIF 수신기가 사용되고 있음에도 불구하고, 국내에서는 이에 관한 연구가 많지 않은 실정이다. 현재 사용되고 있는 S/PDIF 수신용 상용 DAC(Digital-to-Analog Converters) 칩들은 모두 내부에 PLL 회로를 포함하고 있다. PLL 회로는 S/PDIF 디지틸 신호로부터 클럭 정보를 뽑아내고 클럭과 입력 신호간의 동기화를 맞추는 역할을 한다. 그러나, PLL 회로는 "아날로그 회로"라는 특성 때문에 VLSI (Very Large Scale Integrated Ciruits)회로의 SOCs (System On Chips)설계에 있어 많은 어려움을 야기한다. 본 논문에서는 PLL 회로 없이 순수 디지털 회로로만 구현된 S/PDIF 수신기를 제안하였다. 제안된 수신기의 핵심 아이디어는 16 MHz의 기본 클럭과 S/PDIF 신호의 속도비를 이용한다는 것이다. 본 논문에서는 수십만개의 S/PDIF 입력 신호에 대한 디코딩 확인 후, PLL같은 아날로그 회로 없이 순수 디지틸 회로만으로 S/PDIF 수신기를 설계할 수 있음을 확인하였다. 제안된 S/PDIF 수신기는 SOC 설계용 If로서 활용될 수 있을 것으로 본다.

외상 후 병리에서 성장으로: 외상 후 성장 시계 (From Trauma To growth: Posttraumatic Growth Clock)

  • 이홍석
    • 인지과학
    • /
    • 제27권4호
    • /
    • pp.501-539
    • /
    • 2016
  • 인간 정신은 외상 자극에 역동적으로 반응하여 다차원적 위계를 따라 진화적으로 발전하는 시스템이다. 평형상태에서 일원화되어 있는 정신 내에 외상 자극이 유입되면 그에 반대 쌍이 되는 반응 극성이 형성되어 이원화된다. 그 반대 쌍 사이에 초월적 상호작용이 일어나면 상위 차원에 제3의 극성이 출현하게 되어 정신은 삼위구조로 변형된다. 삼위 구조화된 정신에서는 비평형 상태가 극대화되어 가소성이 최대화됨에 따라 삼위 요인이 같은 기능을 하게 되는 동기화가 가능해지며 이로 인해 정신은 상위차원에서 다시 일원화된다. 만약 정신이 또 다시 새로운 자극을 받아들이게 되면 정신은 위의 위계적 변형과정을 따라 성장하게 된다. 이를 정신의 기본삼위체계의 동기화를 통한 순환적 성장과정이라 한다. 이번 이론 연구에서는 이 개념을 외상 후 성장 과정에 적용하여 외상 후 성장 시계를 제안하였다. 외상 후 성장 시계는 7개의 위계적 단계로 구성되어있으며 처음 6개의 단계들은 충격 대 마비, 공포 대 침습, 편집 대 회피, 강박 대 폭발, 불안 대 우울, 허무 대 의미추구 단계 등의 12분기로 구성되어 있고 마지막 7번째 단계에서는 이들 모든 단계들의 기능들이 동기화되는 거대 동기화 단계가 나타나게 된다. 거대 동기화 단계에서는 이전의 6 단계들로 구성된 개인 내의 생리-사회-실존 차원들 뿐 아니라 자아와 타아도 동기화를 통해 일원화됨으로써 자신의 외상경험 뿐 아니라 타인의 고통도 자신의 실제적 외상경험으로 작용하게 되어 정신은 상위 차원에서 또 다른 성장과정을 반복한다. 이 논문에서 제안된 외상 후 성장 시계의 변형과정에 대한 타당성을 Horowitz의 외상반응과정과 비교하여 논의하였다.

5G 광중계기 구동을 위한 디지털 송수신 유닛 설계 (Development of Digital Transceiver Unit for 5G Optical Repeater)

  • 민경옥;이승호
    • 전기전자학회논문지
    • /
    • 제25권1호
    • /
    • pp.156-167
    • /
    • 2021
  • 본 논문에서는 5세대 이동통신 네트워크 서비스의 커버리지를 확장하고, 빌딩내에서의 안정적인 무선 네트워크 연결해 주는 5G 광중계기의 인빌딩용 디지털 송수신 유닛 설계를 제안한다. 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛은 신호처리부, RF 송수신부, 광입출력부, 클록발생부 등의 4개 블록으로 구성된다. 신호처리부는 CPRI 인터페이스의 기본 동작과 4채널 안테나 신호의 조합 및 외부에서의 제어 명령에 대한 응답 등 중요한 역할을 수행한다. 또, JESD204B 인터페이스로 고품질의 IQ 데이터를 송수신 한다. 파워 앰프를 보호하기 위해 CFR, DPD 블록이 동작한다. RF 송수신부는 안테나로부터 수신된 RF 신호를 AD 변환하여 JESD204B 인터페이스로 신호처리부에 전달되고, 신호처리부에서 JESD204B 인터페이스로 전달된 디지털 신호를 DA 변환하여 안테나로 RF 신호를 송신한다. 광입출력부는 전기신호를 광신호로 변환하여 송신하고, 광신호를 전기신호로 변환하여 수신한다. 클록발생부는 광입출력부의 CPRI 인터페이스에서 공급되는 동기 클록의 지터(Jitter)를 억제하고, 신호처리부와 RF 송수신부에 안정적인 동기 클록을 공급한다. CPRI 연결전에는 로컬 클록을 공급하여 CPRI 연결 준비 상태로 동작한다. 본 논문에서 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛의 정확성을 평가하기 위해서 Xilinx 사의 MPSoC 계열의 XCZU9CG-2FFVC900I를 사용하였고 설계 툴은 Vivado 2018.3을 사용하였다. 본 논문에서 제안된 5G 광중계기 디지털 송수신 유닛이 ADC로 입력되는 5G RF 신호를 디지털로 변환하여 CPRI를 통해 JIG로 전달하는 Uplink 동작과 JIG로부터 CPRI를 통해 전달받은 Downlink 데이터 신호를 DAC로 출력하는 기능과 성능을 평가하였다. 실험결과는 평탄도, Return Loss, Channel Power, ACLR, EVM, Frequency Error 등이 목표로 한 설정 값 이상의 성능이 나타남을 확인 할 수 있었다.

공립유치원의 오후 재편성 종일반 운영에 따른 교사와 유아의 어려움에 대한 질적 연구 (A Qualitative Study on Difficulties of Teachers and Young Children in the Operation of the Full day Public Kindergarten Classes Regrouped in the Afternoon)

  • 서현;이승은
    • 한국생활과학회지
    • /
    • 제17권3호
    • /
    • pp.399-411
    • /
    • 2008
  • The study purposes to survey teacher's and child's difficulties which full day classes of public kindergarten regrouped in the afternoon time are having. The subjects are 4 full day class pre-service kindergarten teachers and 8 full-day class children in G Metropolitan City and in J Province. Data were collected through in depth interviews and participatory observation. According to the results, the variables of teachers' difficulties in managing full day classes regrouped in the afternoon time are "living as an outsider without a sense of belonging", "living as a false teacher rather than a real class teacher", and "living as a teacher giving specialty and aptitude education". The variables of children's difficulties are "moving like a migratory bird", "watching the clock and the door", and "being unable to concentrate". The study is expected to be useful as one of basic findings for desirable management of kindergarten full day classes regrouped in the afternoon time.