• 제목/요약/키워드: array processing

검색결과 1,010건 처리시간 0.023초

완전탐색 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이 프로세서의 구조 (A VLSI Array Processor Architecture for High-Speed Processing of Full Search Block Matching Algorithm)

  • 이수진;우종호
    • 한국통신학회논문지
    • /
    • 제27권4A호
    • /
    • pp.364-370
    • /
    • 2002
  • 본 논문에서는 완전탐색 블럭정합 알고리즘의 고속처리를 위한 VLSI 어레이 프로세서의 구조를 제안한다. 완전 탐색 블록정합 알고리즘으로부터 인덱스 공간을 확장한 단일할당코드를 변환 후, 이것으로부터 데이터의존그래프를 구하고, 최적의 방향으로 투영시켜 신호흐름그래프를 얻는다. 신호흐름그래프에 시간 및 공간적인 지역성을 추가하여 이차원 VLSI 어레이를 구하였다. 탐색영역의 후보블럭이 행과 열로 중첩되므로, 중복되는 데이터를 재사용해서 데이터 임력횟수를 줄이고 처리 속도를 향상시켰다. 블럭의 크기가 N이고 최대탐색거리가 p인 경우, 제안한 VLSI 어레이의 처리요소는 ($N_2$+1)$\times$(2p+1)개이고, 입력포트는 (N+2p)개이다. 첫 번째 기준블럭에 대한 이동벡터를 구하는 시간은 ($N_2$+2(p+1)N+6p)이고, 매 (3N+4p-1) 단위시간마다 다음 기준 블럭에 대한 이동벡터가 구해진다.

적응 후처리 과정을 갖는 마이크로폰 배열을 이용한 잡음제거기의 DSP 구현 (DSP Implementation of Speech Enhancement System Using Microphone Array with Adaptive Post-processing)

  • 권홍석;김시호;배건성
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 하계종합학술대회 논문집(4)
    • /
    • pp.413-416
    • /
    • 2002
  • In this paper, a speech enhancement system using microphone array with adaptive Post-Processing is implemented in real-lime with TMS320C6201 DSP. It consists of delay-and-sum beamformer and adaptive post-processing filters with NLMS (Normalized Least Mean Square) algorithm. THS1206 ADC is used for collection of 4-channel microphone signals. Sizes of program memory, data ROM and data RAM of the implemented system are 15,744, 748 and 47,540 bytes, respectively. Finally 21.839${\times}$106 clocks per second is required for real-time operation.

  • PDF

동해에서의 삼중 선 배열 센서들의 잡음 상관관계 분석 (Analysis on Noise Correlation of Triplet Line Array Sensors in the East Sea)

  • 류영우;정의철;천승용
    • 한국음향학회지
    • /
    • 제34권6호
    • /
    • pp.479-486
    • /
    • 2015
  • 삼중 선 배열은 좌/우 구분된 표적 방위 탐지와 선 배열의 높은 지향지수와 같은 장점을 지닌다. 그러나 이를 구현하기 위해서는 선 배열 대비 높은 연산능력과 센서 간의 좁은 간격으로 인한 높은 센서 간 상관관계를 고려하여야 한다. 연산능력은 급격한 하드웨어의 발달로 다양한 적응빔형성 기법 / 신호처리 기법을 적용하기에 문제가 없으나, 적용 가능한 최적의 신호처리 기법을 파악하고 표적 탐지 능력을 향상시키기 위해서는 수중에서 운용하는 삼중 선 배열로 수신되는 잡음 신호에 대한 센서 간 상관관계에 대한 분석이 필수적으로 수행되어야 한다. 본 논문에서는 동해에서 획득한 실험 데이터를 이용하여 삼중 선 배열을 구성하는 삼중 센서의 각 센서간 잡음 신호의 상관관계, 선형으로 나열된 삼중 센서 잡음 신호간 상관관계, 각 채널에서의 잡음 신호의 시변 특성 분석을 수행하였다. 도출된 결과를 바탕으로 삼중 선 배열의 특성을 고려한 빔형성 및 신호처리 기법에 필요한 정보를 확인하였다.

Systolic Arrays for Lattice-Reduction-Aided MIMO Detection

  • Wang, Ni-Chun;Biglieri, Ezio;Yao, Kung
    • Journal of Communications and Networks
    • /
    • 제13권5호
    • /
    • pp.481-493
    • /
    • 2011
  • Multiple-input multiple-output (MIMO) technology provides high data rate and enhanced quality of service for wireless communications. Since the benefits from MIMO result in a heavy computational load in detectors, the design of low-complexity suboptimum receivers is currently an active area of research. Lattice-reduction-aided detection (LRAD) has been shown to be an effective low-complexity method with near-maximum-likelihood performance. In this paper, we advocate the use of systolic array architectures for MIMO receivers, and in particular we exhibit one of them based on LRAD. The "Lenstra-Lenstra-Lov$\acute{a}$sz (LLL) lattice reduction algorithm" and the ensuing linear detections or successive spatial-interference cancellations can be located in the same array, which is considerably hardware-efficient. Since the conventional form of the LLL algorithm is not immediately suitable for parallel processing, two modified LLL algorithms are considered here for the systolic array. LLL algorithm with full-size reduction-LLL is one of the versions more suitable for parallel processing. Another variant is the all-swap lattice-reduction (ASLR) algorithm for complex-valued lattices, which processes all lattice basis vectors simultaneously within one iteration. Our novel systolic array can operate both algorithms with different external logic controls. In order to simplify the systolic array design, we replace the Lov$\acute{a}$sz condition in the definition of LLL-reduced lattice with the looser Siegel condition. Simulation results show that for LR-aided linear detections, the bit-error-rate performance is still maintained with this relaxation. Comparisons between the two algorithms in terms of bit-error-rate performance, and average field-programmable gate array processing time in the systolic array are made, which shows that ASLR is a better choice for a systolic architecture, especially for systems with a large number of antennas.

나노 광 프로브 어레이 구현을 위한 광학 헤드 유닛 개발 (Development of Optical Head Unit for Nano Optical Probe Array)

  • 김홍민;임지석;김석민;한정원;강신일
    • 소성∙가공
    • /
    • 제15권1호
    • /
    • pp.21-26
    • /
    • 2006
  • A optical head unit for nano optical probe array was developed. The optical probe array is generated by Talbot effect. The shape and thickness of microlens array(MLA) were designed to minimize the spot size at the foci of MLA. To increase the optical efficiency of the system and obtain the large tolerance for fabrication, aperture size was theoretically optimized. Then microlens illuminated aperture array(MLIAA) as an optical head unit was fabricated using a ultra violet(UV) molding process on aluminum aperture array. In this process, Al aperture array was fabricated separately using the photolithography and reactive ion etching(RIE) process. Optical properties of the generated optical probes were measured and compared at Talbot distance from the aperture array having a diameter of $1{\mu}m$ and MLIAA.

시뮬레이션 기법을 이용한 완전 비동기 디스크 어레이 성능 평가 (A Performance Evaluation of Fully Asynchronous Disk Array Using Simulation Method)

  • 오유영
    • 한국시뮬레이션학회논문지
    • /
    • 제8권2호
    • /
    • pp.29-43
    • /
    • 1999
  • As real-time processing of data with large storage space is required in the era of multimedia, disk arrays are generally used as storage subsystems which be able to provide improved I/O performance. To design the cost-effective disk array, it is important to develop performance models which evaluate the disk array performance. Both queueing theory and simulation are applicable as the method of performance evaluation through queueing modeling. But there is a limit to the analytical method using queueing theory due to the characteristics of disk array requests being serviced in the parallel and concurrent manner. So in this paper we evaluate the disk array performance using simulation method which abstract disk array systems in the low level. Performance results were evaluated through simulation, so that mean response time, mean queueing delay, mean service time, mean queue length for disk array requests and utilization, throughput for disk array systems, can be utilized for capacity planning in the phase of disk array design.

  • PDF

An Efficient Functional Analysis Method for Micro-array Data Using Gene Ontology

  • Hong, Dong-Wan;Lee, Jong-Keun;Park, Sung-Soo;Hong, Sang-Kyoon;Yoon, Jee-Hee
    • Journal of Information Processing Systems
    • /
    • 제3권1호
    • /
    • pp.38-42
    • /
    • 2007
  • Microarray data includes tens of thousands of gene expressions simultaneously, so it can be effectively used in identifying the phenotypes of diseases. However, the retrieval of functional information from a large corpus of gene expression data is still a time-consuming task. In this paper, we propose an efficient method for identifying functional categories of differentially expressed genes from a micro-array experiment by using Gene Ontology (GO). Our method is as follows: (1) The expression data set is first filtered to include only genes with mean expression values that differ by at least 3-fold between the two groups. (2) The genes are then ranked based on the t-statistics. The 100 most highly ranked genes are selected as informative genes. (3) The t-value of each informative gene is imposed as a score on the associated GO terms. High-scoring GO terms are then listed with their associated genes and represent the functional category information of the micro-array experiment. A system called HMDA (Hallym Micro-array Data analysis) is implemented on publicly available micro-array data sets and validated. Our results were also compared with the original analysis.

소나 시스템을 위한 어레이 형상 추정 기법의 성능 비교 및 개선 (Performance Analysis and Improvement of Array Shape Estimation for SONAR Systems)

  • 박희영;김인익;오원천;윤대희;이충용
    • 한국음향학회지
    • /
    • 제20권4호
    • /
    • pp.12-16
    • /
    • 2001
  • 본 논문에서는 보조 센서를 이용한 어레이 형상 추정 기법들의 보조 센서 개수와 위치에 따른 형상 추정 성능을 분석하였다. 또한 다항근사를 이용한 어레이 형상추정 기법에 스플라인 보간법을 후처리로 적용하여 형상 추정 성능을 개선하는 기법을 제안하였다 보조 센서를 등간격으로 배치하였을 경우, 형상 추정 성능이 가장 우수함을 확인하고, 제안한 기법이 하이드로폰의 수평 간격을 등간격으로 가정한 기존의 기법과 칼만 필터에 스플라인 보간법을 이용한 기법에 비해 어레이 형상 추정 성능이 우수함을 모의 실험을 통하여 확인하였다.

  • PDF

이중 선 배열을 이용한 빔 영역 합성 처리 (Synthetic Aperture Processing in Beamspace Using Twin-line Array)

  • 양인식;김기만;윤대희;오원천;도경철
    • 한국음향학회지
    • /
    • 제20권6호
    • /
    • pp.82-86
    • /
    • 2001
  • 본 논문에서는 평행한 이중 선 배열을 위한 합성 기법을 제안하고자 한다. 일반적으로 천해에서 사용되는 단일 배열은 신호의 이득을 높이고 각 분해능을 높이기 위해서 긴 어퍼쳐 길이를 요구하고 있다. 그러나 원거리로부터 발생한 극 저주파 신호는 수신단에서 어레이를 기준으로 좌, 우 모호성을 드러낸다. 이러한 문제점을 해결하기 위해 평행한 이중 선 배열을 이용하면서 합성 기법을 적용하였다. 어레이 합성 기법은 연속적인 시간에서 얻어진 각각의 데이터들을 빔 영역에서 코히어런트한 합성을 거쳐 공간 영역에서 가상의 어레이로 확장하였다. 제안된 방법은 인접한 다중 음원 환경에서의 각도 오차를 줄이고 어레이 합성 횟수에 따라 향상된 분해능성능을 나타내었다. 시뮬레이션 결과 어레이 합성 기법을 적용하기 전과 5회의 합성을 수행했을 경우, 평균 부엽 레벨은 약 7dB가 향상되었다.

  • PDF

1-D PE 어레이로 컨볼루션 연산을 수행하는 저전력 DCNN 가속기 (Power-Efficient DCNN Accelerator Mapping Convolutional Operation with 1-D PE Array)

  • 이정혁;한상욱;최승원
    • 디지털산업정보학회논문지
    • /
    • 제18권2호
    • /
    • pp.17-26
    • /
    • 2022
  • In this paper, we propose a novel method of performing convolutional operations on a 2-D Processing Element(PE) array. The conventional method [1] of mapping the convolutional operation using the 2-D PE array lacks flexibility and provides low utilization of PEs. However, by mapping a convolutional operation from a 2-D PE array to a 1-D PE array, the proposed method can increase the number and utilization of active PEs. Consequently, the throughput of the proposed Deep Convolutional Neural Network(DCNN) accelerator can be increased significantly. Furthermore, the power consumption for the transmission of weights between PEs can be saved. Based on the simulation results, the performance of the proposed method provides approximately 4.55%, 13.7%, and 2.27% throughput gains for each of the convolutional layers of AlexNet, VGG16, and ResNet50 using the DCNN accelerator with a (weights size) x (output data size) 2-D PE array compared to the conventional method. Additionally the proposed method provides approximately 63.21%, 52.46%, and 39.23% power savings.