• Carbon letters
• /
• 제3권3호
• /
• pp.127-132
• /
• 2002

Unidirectional polymer composites were prepared using high-strength carbon fibers as reinforcement and phenolic resin as matrix precursor with keeping fiber volume fraction at 30, 40, 50 and 60% respectively. These composites were carbonized at $1000^{\circ}C$ and graphitised at $2600^{\circ}C$ in the inert atmosphere. The carbonized and graphitised composites were characterized for mechanical properties as well as microstructure. Microscopic studies were carried out of the polished surface of carbonized and graphitised composites after etching by chromic acid, to understand the effect of fiber volume fraction on oxidation at fiber-matrix interface. It is found that the flexural strength in polymer composites increases with fiber volume fraction and so does for the carbonised composites. However, the trend was found to be reversed in graphitised composites. In all the carbonized composites anisotropic region has been observed at fiber-matrix interface which transforms into columnar type microstructure upon graphitisation. The extension of strong and weak columnar type microstructure is function of fiber volume fraction. SEM microscopy of the etched surface of the sample reveal that composites containing 40% fiber volume has minimum oxidation at the interface, revealing a strong interfacial bonding.

• 한국정밀공학회지
• /
• 제30권1호
• /
• pp.128-133
• /
• 2013

Si Nanowire (Si-NW) arrays were fabricated by top-down method. A relatively simple method is suggested to fabricate suspended silicon nanowire arrays. This method allows for the production of suspended silicon nanowire arrays using anisotropic wet etching and conventional MEMS method of SOI (Silicon-On-Insulator) wafer. The dimensions of the fabricated nanowire arrays with the proposed method were evaluated and their effects on the Field Effect Transistor (FET) characteristics were discussed. Current-voltage (I-V) characteristics of the device with nanowire arrays were measured using a probe station and a semiconductor analyzer. The electrical properties of the device were characterized through leakage current, dielectric property, and threshold voltage. The results implied that the electrical characteristics of the fabricated device show the potential of being ion-selective field effect transistors (ISFETs) sensors.

• 한국결정성장학회지
• /
• 제20권1호
• /
• pp.7-11
• /
• 2010

단결정 실리콘 태양전지의 광학적 손실을 감소시키는 표면 텍스쳐링은 최종 셀의 효율을 향상시키기 위하여 매우 중요하다. 본 연구에서는 2-step texturing의 공정으로 기존의 텍스쳐링에서 이루어진 피라미드에 수 많은 sub-micrometer 사이즈의 구조를 형성시켰다. $AgNO_3$ 용액으로 웨이퍼 표면에 Ag코팅을 한 후, 그 웨이퍼를 다시 HF/$H_2O_2$ 용액으로 수십초 동안 식각을 거치게 된다. 결과적으로, 피라미드 위에 생성된 수 nm사이즈의 구조물들은 $AgNO_3$의 농도 및 식각 시간의 변화에 의해 그 크기와 굵기가 변화하는 것을 알 수 있었다. 웨이퍼의 표면이 2-step texturing에 의해 식각이 이루어지면 연잎의 거친 표면과 비슷해지고, 그 결과 평균 10% 이상의 반사율을 보이던 기존 웨이퍼에서 3% 이하의 낮은 반사율을 얻을 수 있었다. 이는 일반적인 텍스쳐링과 anti-reflection coating을 거친 웨이퍼의 반사율보다 낮은 결과이다.

• 센서학회지
• /
• 제8권5호
• /
• pp.368-376
• /
• 1999

본 논문에서는 머리빗형 액튜에이터의 제작 공정 중에서 RIE 식각 공정시 발생하는 식각의 비등방도의 변화에 의해서 머리빗형 액튜에이터의 스프링 상수, 공진 주파수, 정전 구동력 과리고 진동자 변위 등에서 발생하는 동작 특성이 설계 값으로부터 변화되는 것을 예측하였다. 이를 위해 $6\;{\mu}m$ 두께의 폴리실리콘에 대한 RIE 식각 실험을 수행하여 RF power, $Cl_2$ 유량 그리고 챔버내 압력에 따른 비등방도를 측정하였다. 실험 결과에서 RF Power, $Cl_2$ 유량, 그리고 챔버내 압력이 증가할수록 비등방도 감소하였다. 이러한 비등방도 감소에 따른 머리빗형 구조물의 동작 특성을 세 가지 다른 지지빔의 경우에 대해 예측하였는데 세 가지는 fixed-fixed, crab-leg, 그리고 double crab-leg 구조이다. 비등방도가 감소함에 따라 즉, 지지빔의 단면이 직사각형이 아니고 사다리꼴이 되면서, 머리빗형 액튜에이더의 스프링 상수, 공진 주파수, 그리고 정전 구동력은 감소하였지만 질량체의 변위는 증가하였다. 그리고 세 가지 구조물 중에서 double crab-leg 지지빔을 갖는 머리빗형 액튜에이터의 특성이 비등방도에 의해 가장 큰 영향을 받는 것으로 나타났다.

• 센서학회지
• /
• 제14권1호
• /
• pp.22-27
• /
• 2005

A thermoelectric flow sensor for small quantity of gas flow rate was fabricated using silicon wafer semiconductor process and bulk micromachining technology. Evanohm R alloy heater and chromel-constantan thermocouples were used as a generation heat unit and sensing parts, respectively. The heater and thermocouples are thermally isolated on the $Si_{3}N_{4}/SiO_{2}/Si_{3}N_{4}$ laminated membrane. The characteristics of this sensor were observed in the flow rate range from 0.2 slm to 1.0 slm and the heater power from 0.72 mW to 5.63 mW. The results showed that the sensitivities $(({\partial}({\Delta}V)/{\partial}(\dot{q}));{\;}{\Delta}V$ : voltage difference, $\dot{q}$ : flow rate) were increased in accordance with heater power rise and decreasing of flow rate.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 춘계학술대회 초록집
• /
• pp.112.1-112.1
• /
• 2011

The back contact solar cell (BCSC) has several advantages compared to the conventional solar cell since it can reduce grid shadowing loss and contact resistance between the electrode and the silicon substrate. This paper presents the effect of the surface texturing of the silicon BCSC by varying the texturing depth or the texturing gap in the commercially available simulation software, ATHENA and ATLAS of the company SILVACO. The texturing depth was varied from $5{\mu}m$ to $150{\mu}m$ and the texturing gap was varied from $1{\mu}m$ to $100{\mu}m$ in the simulation. The resulting efficiency of the silicon BCSC was evaluated depending on the texturing condition. The quantum efficiency and the I-V curve of the designed silicon BCSC was also obtained for the analysis since they are closely related with the solar cell efficiency. Other parameters of the simulated silicon BCSC are as follows. The substrate was an n-type silicon, which was doped with phosphorous at $6{\times}10^{15}cm^{-3}$, and its thickness was $180{\mu}m$, a typical thickness of commercial solar cell substrate thickness. The back surface field (BSF) was $1{\times}10^{20}\;cm^{-3}$ and the doping concentration of a boron doped emitter was $8.5{\times}10^{19}\;cm^{-3}$. The pitch of the silicon BCSC was $1250{\mu}m$ and the anti-reflection coating (ARC) SiN thickness was $0.079{\mu}m$. It was assumed that the texturing was anisotropic etching of crystalline silicon, resulting in texturing angle of 54.7 degrees. The best efficiency was 25.6264% when texturing depth was $50{\mu}m$ with zero texturing gap in case of low texturing depth (< $100{\mu}m$).

• 한국정밀공학회지
• /
• 제23권9호
• /
• pp.174-178
• /
• 2006

Pyramid shape of micro pattern is applied to the light guide panel (LGP) to enhance the uniformity of the brightness of the LCD. The micro pyramids are molded in intaglio on the surface of the LGP. The size of each pyramid is 5$\mu$m $\times$ 5$\mu$m on bottom and the height is about 3.5$\mu$m. The pyramids are distributed on the LGP surface randomly to be sparser where the light comes in and denser at the opposite side as a result of a simulation using lightools$^{TM}$ Based on this design, a silicon pattern master and a nickel stamper are fabricated by MEMS process and electro plating process. Intaglio micro pyramids are fabricated on the 6' of silicon wafer from the anisotropic etching using KOH and the process time, temperature of the KOH solution, etc are optimized to obtain precise shape of the pattern. A Wi stamper is fabricated from this pattern master by electro plating process and the embossed pyramid patterns turns out to be well defined on the stamper. Adopting this stamper to the mold base with two cavities, 1.8' and 3.6' LGPs are injection molded.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.39-47
• /
• 2003

감광성 폴리이미드 위에 Cr을 RF 바이어스 스퍼터링 및 RF클리닝 후 DC 스퍼터링한 Cr/폴리이미드의 계면을 TEM으로 관찰하였다. RF power 밀도를 $0.13W/cm^2$에서 $2.12W/cm^2$로 증가시키면서 RF클리닝을 실시한 결과 폴리이미드의 에칭 양상이 둥근 모양에서 뾰족한 모양으로 변하였고 이방성 에칭으로 인해 거칠기가 크게 증가하였다. RF 바이어스 스퍼터링의 경우 RF power를 올리는 동안 RF 클리닝에 의해 폴리이미드가 에칭되었고, 에칭된 부분에 Cr이 증착된 계면을 단면으로 관찰한 결과 Cr과 폴리이미드가 겹쳐져서 혼합된 것처럼 보였다. 그러나 RF power를 올리는 시간을 단축시켜 Cr을 바이어스 스퍼터링했을 때에는 계면이 분명하게 관찰되어 Cr의 implantation이 일어나지 않았음을 알 수 있었다. RF 클리닝한 Cu/Cr/Polyimide를 필 테스트한 결과 짧은 시간의 RF 클리닝으로도 접착력이 크게 증가하였다. 그러므로 RF power를 올리는 동안 실시되었던 RF 클리닝이 RF 바이어스 스퍼터링한 Cr/Polyimide의 접착력 향상에 영향을 주었을 것으로 예상된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.276-276
• /
• 2010

Large-area micropatterned array of Co/Ni bilayer anti-dots was fabricated using photolithography and wet etching process. The surface morphology as well as the surface topography was checked by scanning electron microscopy and atomic force microscopy, whereas the magnetic properties were studied by magneto-optical Kerr effect (MOKE) and magnetic force microscopy (MFM). Systematic studies of the magnetic-reversal mechanism, the in-plane anisotropy and the switching field properties were carried out. To get a comprehensive knowledge about the domain configuration, we also employed OOMMF simulations. It was found from the MOKE measurements that a combined effect of configurational and the magneto-crystalline anisotropy simultaneously works in such micropatterned bilayer structures. In addition, the inclusion of holes in the uniform magnetic film drastically affected the switching field. The MFM images show well-defined domain structures which are periodic in nature. The micromagnetic simulations indicate that the magnetization reversal of such a structure proceeds by formation and annihilation of domain walls, which were equally manifested by the field-dependent MFM images. The observed changes in the magnetic properties are strongly related to both the patterning that hinders the domain-wall motion and to the magneto-anisotropic bilayered structure.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.463-463
• /
• 2012

ITRS (international technology roadmap for semiconductors)에 따르면 MOS(metal-oxide-semiconductor)의 CD (critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/$SiO_2$를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두된다고 보고하고 있다. 일반적으로 high-k dielectric를 식각시 anisotropic 한 식각 형상을 형성시키기 위해서 plasma를 이용한 RIE (reactive ion etching)를 사용하고 있지만 PIDs (plasma induced damages)의 하나인 PIED (plasma induced edge damage)의 발생이 문제가 되고 있다. PIED의 원인으로 plasma의 direct interaction을 발생시켜 gate oxide의 edge에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 high-k dielectric의 식각공정에 HDP (high density plasma)의 ICP (inductively coupled plasma) source를 이용한 원자층 식각 장비를 사용하여 PIED를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. One-monolayer 식각을 위한 1 cycle의 원자층 식각은 총 4 steps으로 구성 되어 있다. 첫 번째 step은 Langmuir isotherm에 의하여 표면에 highly reactant atoms이나 molecules을 chemically adsorption을 시킨다. 두 번째 step은 purge 시킨다. 세 번째 step은 ion source를 이용하여 발생시킨 Ar low energetic beam으로 표면에 chemically adsorbed compounds를 desorption 시킨다. 네 번째 step은 purge 시킨다. 결과적으로 self limited 한 식각이 이루어짐을 볼 수 있었다. 실제 공정을 MOS의 high-k dielectric에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU (North Carolina State University) CVC model로 구한 EOT (equivalent oxide thickness)는 변화가 없으면서 mos parameter인 Ion/Ioff ratio의 증가를 볼 수 있었다. 그 원인으로 XPS (X-ray photoelectron spectroscopy)로 gate oxide의 atomic percentage의 분석 결과 식각 중 발생하는 gate oxide의 edge에 trap의 감소로 기인함을 확인할 수 있었다.