• Journal of information and communication convergence engineering
• /
• 제8권4호
• /
• pp.461-465
• /
• 2010

This paper describes the design method of Time-to-Digital Converter(TDC) to obtain the constant delay time and good reliability. The reliability property is described with delay elements. In TDC the time signal is converted to digital value which is based on delay elements for the time interpolation. To obtain the constant delay time, the first and the last delay elements have different structure compared to the middle delay elements. In the first and the last delay elements, the driving ability could be controlled for the different delay time. The delay element can be designed by analog and digital devices. The delay time of the element using analog devices is not sensitive to process parameters than that of the element using digital devices. And the TDC circuit by the elements using analog devices shows better reliability than that by the elements using digital devices also.

• Journal of information and communication convergence engineering
• /
• 제8권1호
• /
• pp.103-106
• /
• 2010

In this paper, the delay times were evaluated to develop highly reliable time-to-digital converter(TDC) in analog and digital delay element structures. The delay element can be designed by using current source or inverter. In case of using inverter, the number of inverter has to be controlled to adjust the delay time. And in case of using current source, the current for charging and discharging is controlled. When the current source is used the delay time of the delay element is not sensitive with varying the channel width of CMOS. However, when the inverter is used the delay time is directly related to the channel width of CMOS. Therefore to obtain good reliability in TDC circuit the delay element using current source is more stable compared to inverter in the viewpoint of the variation of fabrication process.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.671-672
• /
• 2011

지연소자를 이용하여 시간정보를 디지털 정보로 변환하는 회로를 설계하였다. 지연소자로는 아날로그 회로 혹은 디지털 회로로 구성할 수 있으나, 아날로그 지연소자의 경우 디지털 지연소자에 비해 공정 변화에 따른 신뢰성 면에서 우수한 특성을 가지므로 본 논문에서는 전류원 회로와 인버터를 이용하여 아날로그 형태로 지연소자를 구성하였다. 설계되어진 회로는 동작온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하더라도 출력 특성의 변화가 없도록 설계되어졌으며, HSPICE 시물레이션을 이용하여 동작을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.799-804
• /
• 2012

시간 정보를 디지털 정보로 변환하기 위한 아날로그 지연소자를 사용하는 시간-디지털 변환회로를 설계하였다. 설계된 회로는 동작 온도가 변화하더라도 안정된 출력을 얻을 수 있도록 설계하였으며, HSPICE 시뮬레이션을 통하여 동적을 확인하였다. 설계된 지연소자는 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화할 때 상온에 비해 -0.18%-0.126%의 지연시간 변화율을 보였다. 그리고 이를 이용하는 시간-디지털 변환회로에서 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하고 디지털 출력 값이 15가 되었을 때의 시간을 비교하면, 상온에 비하여 -0.18%에서 0.12%의 시간차를 보였다. 그러나 온도 변화에 안정화되지 않은 시간-디지털 변환회로의 경우 상온에 비하여 -1.09%에서 1.28%의 시간차를 보였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제8권2호
• /
• pp.41-45
• /
• 1994

본 논문은 MRA PWM 기법을 응용한 Sub-MRA PWM 기법을 디지털 신호 처리용 프로세서를 이용하여 구현하였다. Sub-MRA PWM기법을 디지털 신호처리 함으로서 아날로그의 불안정한 요소를 감소시킬 수 있었다. 이를 검증하기 위하여 시뮬레이션을 통하여 고조파를 분석하였다. 디지털 제어의 단점인 시간 지연은 고속 연산을 이용하여 극소화 할 수 있었다. 그러므로, 유도, 전동기를 실시간으로 제어할 수 있었다.

• 전자공학회논문지 IE
• /
• 제48권2호
• /
• pp.6-11
• /
• 2011

본 논문은 나노 구조에서 ASIC 표준 라이브러리 셀의 특성에 대하여 전파지연시간 측정의 새로운 설계 방법을 제시하였다. 라이브러리 셀((NOR, AND, XOR 등)에 대한 정확한 시간 정보를 제공함으로서 ASIC 설계 흐름 공정의 시간적 분석을 증진시킬 수 있다. 이러한 분석은 기술 공정에서 반도체 파운드리 팀에게 유용하게 사용할 수 있다. CMOS 소자의 전파지연시간과 SPICE 시뮬레이션 은 트랜지스터 파라미터의 정확도를 예측할 수 있다. 위상오차 축적방법 물리적 실험은 반도체 제조공정($0.11{\mu}m$, GL130SB)으로 실현하였다. 표준 셀 라이브러리에서 전파지연시간은 $10^{-12}$초 단위까지 정확성을 측정할 수 있었다. VLSI STPE를 위한 솔루션은 배치, 시뮬레이션, 그리고 검증에 사용할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.359-362
• /
• 2001

수중통신시스템은 과거 AM, FM 변ㆍ복조방식을 이용한 아날로그시스템이 개발되어 왔고, 최근에는 디지털 하드웨어 기술의 발전으로 디지털 변ㆍ복조 방식을 이용한 디지털통신시스템이 개발 이용되고 있다. 수중통신에 있어서 손실, 배경 잡음, 다중경로 등의 해양 환경 특성을 극복하는 것은 신뢰성 있는 통신 환경을 이룩하는데 중요하다. 특히 해면과 해저로 경계 지워진 천해 환경에서 다중경로에 의한 영향은 수중통신시스템의 성능을 좌우하는 중요한 요소 중의 하나이다. 이런 다중경포의 통신채널은 일반적으로 수지 채널과 수평채널로 구분 짓고 있으며, 수직채널은 직접 파와 반사 파의 경로차이가 크고, 수평채널은 직접 파와 반사 파의 경로차이가 수지채널에 비해 상대적으로 적게 나타난다. 본 논문에서는 수치모의 실험을 통해 세 가지 디지털 변ㆍ복조 방식인 FSK, BPSK, DPSK의 수직ㆍ수평 다중경로 통신채널에 대한 성능을 비교 검토하였다.

• 센서학회지
• /
• 제15권1호
• /
• pp.34-39
• /
• 2006

This study provides the electrical model of combustible catalytic gas sensor. Physical characteristics such as thermal behavior, resistance change were included in this model. The finite element method analysis for sensor device structure showed that the thermal behavior of sensor is expressed in a simple electrical equivalent circuit that consists of a resistor, a capacitor and a current source. This thermal equivalent circuit interfaces with real electrical circuit using two parts. One is 'power to heat' converter. The other is temperature dependent variable resistor. These parts realized with the analog behavior devices of the SPICE library. The gas response tendency was represented from the mass transferring limitation theory and the combustion theory. In this model, Gas concentration that is expressed in voltage at the model, is converted to heat and is flowed to the thermal equivalent circuit. This model is tested in several circuit simulations. The resistance change of device, the delay time due to thermal capacity, the gas responses output voltage that are calculated from SPICE simulations correspond well to real results from measuring in electrical circuits. Also good simulation result can be produced in the more complicated circuit that includes amplifier, bios circiut, buffer part.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.195-202
• /
• 2004

본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.