• 정보처리학회논문지A
• /
• 제10A권3호
• /
• pp.215-224
• /
• 2003

인터넷 기반의 클러스터 시스템 환경에서 알고리즘의 이식성을 높이기 위해서는 네트워크의 특성 및 노드의 이질성에 따른 부하 불균형, 그리고 네트워크나 노드의 결함과 같은 다양한 수행환경의 변화에도 효과적으로 적응할 수 있어야 한다. 본 논문에서 제안하는 Expanded-WF 알고리즘은 Weighted Factoring 알고리즘을 기반으로 부하공유론 위하여 적응할당정책과 개선된 고정 분할 단위 알고리즘을 적용하고 결함허용을 위하여 작업을 중복 수행하는 기법을 적용한다. 적응할당정책으로는 느린 종노드의 작업을 빠른 종노드가 대신 수행하는 기법을 적용하였고, 개선된 고정 분할 단위 알고리즘은 네트워크의 통신시간과 계산시간을 겹치게 하는 것이다. 두 개의 네트워크 환경으로 구성된 이기종의 클러스터 환경에서 PVM을 이용한 행렬의 곱셈 프로그램으로 실험한 결과, 본 논문에서 제안한 알고리즘이 NOW 환경에서 효율적인 Send, GSS, Weighted Factoring 알고리즘보다 각각 55%, 63%, 그리고 20% 효율적임을 보였으며, 또한 결함허용도 가능함을 보였다.

• 한국정보통신학회논문지
• /
• 제20권10호
• /
• pp.1919-1926
• /
• 2016

대량의 데이터를 병렬적으로 처리할 수 있는 General-Purpose Graphics Processing Unit(GPGPU)가 최근 많은 분야에서 적용되고 있으며, 이는 전자 설계 자동화 분야에서도 예외가 아니다. SAT 알고리즘은 다양한 전자 설계 자동화 문제에 적용되는 대표적인 알고리즘 중 하나이다. GPGPU를 이용해서 SAT 알고리즘을 가속화하기 위해 노력이 이루어져 왔으나, SAT 알고리즘 자체의 특성으로 인해 병렬화에 어려움이 있어왔다. 이 논문에서는 SAT 알고리즘의 내부 과정 중 비교적 병렬화가 용이한 전달 루틴을 병렬화함으로써 GPGPU 가속화를 적용하였다. 전달 루틴이 희소 행렬의 곱셈과 유사한 점에 착안하여 데이터 구조를 구성하고 이에 맞추어서 병렬적인 전달 루틴을 작성하였다. 병렬적으로 동작하는 쓰레드들 사이의 데이터 손실을 방지하기 위해 아토믹(atomic) 연산을 이용하였다. 벤치마크 SAT 문제들에 대해 기존의 GPGPU 기반 SAT solver에 비해 성능이 10배 이상 향상되었음을 확인하였다.

• 한국지능시스템학회논문지
• /
• 제14권5호
• /
• pp.583-586
• /
• 2004

고밀도의 저장기록장치 채널의 주요 신호검출 오류의 원인은 천이 지터잡음이다. 이러한 채널환경에서 최적의 신호검출기 구현을 위해서는 고도의 복잡도가 요구되는데 이는 지터잡음이 신호와 상관관계가 있고 잡음간에도 상관관계가 존재하기 때문이다. 본 논문에서는 계산량과 하드웨어 복잡도 관점에서 효율적인 두 가지 종류의 신호검출기에 대해서 설명한다. 이는 전통적인 비터비 복호기의 가지값을 변화시킨 형태이며 같은 이진데이터 값의 반복을 제한하는 부호와 함께 결합하여 일반적인 PR 채널에 적용된다 기존의 비터비 알고리즘의 복잡도와 비교하면 비터비 트렐리스에서 각각의 가지값을 계산할 때 추가적으로 하나의 곱셈기 혹은 덧셈기의 증가가 요구된다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.695-703
• /
• 2011

The number of adders and critical paths in a multiplier block of a multiple constant multiplication based implementation of a finite impulse response (FIR) filter can be minimized through common subexpression elimination (CSE) techniques. A two-bit common subexpression (CS) can be located recursively in a noncanonic sign digit (CSD) representation of the filter coefficients. An efficient algorithm is presented in this paper to improve the elimination of a CS from the multiplier block of an FIR filter so that it can be realized with fewer adders and low logical depth as compared to the existing CSE methods in the literature. Vinod and others claimed the highest reduction in the number of logical operators (LOs) without increasing the logic depth (LD) requirement. Using the design examples given by Vinod and others, we compare the average reduction in LOs and LDs achieved by our algorithm. Our algorithm shows average LO improvements of 30.8%, 5.5%, and 22.5% with a comparative LD requirement over that of Vinod and others for three design examples. Improvement increases as the filter order increases, and for the highest filter order and lowest coefficient width, the LO improvements are 70.3%, 75.3%, and 72.2% for the three design examples.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.471-473
• /
• 2009

본 논문에서는 핸즈프리 전화통신을 위한 동시통화(double-talk) 및 잡음에 강건한 반향제거 시스템을 제안한다. 제안하는 반향제거 시스템은 동시통화 상황을 판별하기 위해 마이크 입력신호와 추정한 마이크 입력신호의 분산을 기반으로한 동시통화 검출 알고리즘을 사용하고 반향 경로 추정을 위한 적응 필터는 잔여반향 오차 전력과 AP 알고리즘의 투영차수를 곱하여 입력 신호의 자기공분산 행렬에 더해 정규화시킨 알고리즘을 적용한다. 컴퓨터 시뮬레이션을 통한 동시통화 및 주변 잡음이 큰 핸즈프리 환경에서 제안하는 방법이 AIC(acoustic interference cancellation) 측면에서 우수함을 보인다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 학술대회 논문집
• /
• pp.255-258
• /
• 2004

The SAR(Solar Array Regulator) of KOMPSAT(Korea Multi Purpose SATellite)-1, 2 regulates a photovoltaic power according to the duty ratio commands of the ECU. But the ECU has so many other jobs that it can not calculate the solar array condition immediately. It means the SAR cannot always generate the maximum power of a photovoltaic. Nowadays, the commercial photovoltaic systems are using a controller operated by digital processing. But the usage for satellite is not adaptable. It is not easy to find the processor of the space grade and the price is expensive. So in this paper, the simple analog MPPT(Maximum Power Point Tracking) algorithm is proposed for the small satellite in LEO. This algorithm does not need any calculation of power by multiplication of voltage and current md a measurement of the solar array temperature. It is consist of only two sample and hold circuits, two comparators, a flip-flop, and an integrator. The proposed MPPT algorithm is verified by the simulation and experimental.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.3-11
• /
• 2000

본 논문에서는 몽고메리 알고리즘을 사용하여 모듈러 곱셈을 빠르게 수행하는 선형 시스톨릭 어레이를 설계하고, 이 곱셈기와 LR 이진 제곱 곱셈 알고리즘을 사용하여 n 비트 메시지 블록에 대해 모듈러 지수 연산을 수행하는 지수 연산 프로세서를 설계한다 이 프로세서는 제어장치, 입출력 시프트 레지스터, 지수 연산 장치 등 3개의 영역으로 나 누어진다. 설계된 지수 연산 프로세서의 동작을 검증하기 위해 VHDL를 사용하여 모델링하고 MAX+PLUS II를 사용하여 시뮬레이션 한다. 메시지 블록의 길이 n=512일 때 설계된 지수 연산 프로세서의 지연 시간은 59.5ms이다. 설계된 모듈러 지수 연산 프로세서는 RSA 칩(chip)에 이용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.56-65
• /
• 2001

본 논문은 이상적인 균일한 무손실 유전체를 갖는 일반적인 3차원 연결선 구조에서의 커패시턴스 추출 시, 널리 사용되는 일차 대조법(First-order collocation) 외에 고차 구적법을 결합하여 사용함으로써 정확성을 제고하고, 반복적 행렬-벡터의 곱을 효율적으로 수행하기 위한 알고리즘을 제안한다. 제안된 기법은 연결선에서 전기적 성질이 집중되어 있는 코너나 비아를 포함한 경우에 일차 대조법 대신에 구적법을 이용하여 고차로 근사함으로써 정확성을 보장한다. 또한, 이 기법은 경계 요소 기법에서 행렬의 대부분이 수치적으로 저차 계수(low rank)를 이룬다는 회로상의 전자기적 성질을 이용하여 모형차수를 축소함으로써 효율성을 증진한다. 이 기법은 SVD(Singular Value Decomposition)에 기반한 저차 계수 행렬 축소 기법과 신속한 행렬의 곱셈 연산을 위한 Krylov-subspace 차수 축소 기법인 Gram-Schmidt 알고리즘을 도입함으로써 효율적인 연산을 수행할 수 있다. 제안된 방법은 허용 오차 범위 내에서 효율적으로 행렬-벡터의 곱셈을 수행하며, 이를 기존의 연구에서 제시된 기법과의 성능 평가를 통하여 보인다.

• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1083-1091
• /
• 2017

NIST 표준에 정의된 소수체(prime field) GF(p) 상의 224-비트 타원곡선을 지원하는 타원곡선 암호 프로세서를 설계하였다. 타원곡선 암호의 핵심 연산인 스칼라 점 곱셈을 수정형 Montgomery ladder 알고리듬을 이용하여 구현하였다. 점 덧셈과 점 두배 연산은 투영(projective) 좌표계를 이용하여 연산량이 많은 나눗셈 연산을 제거하였으며, 소수체 상의 덧셈, 뺄셈, 곱셈, 제곱 연산만으로 구현하였다. 스칼라 점 곱셈의 최종 결과값은 다시 아핀(affine) 좌표계로 변환되어 출력하며, 이때 사용되는 역원 연산은 Fermat's little theorem을 이용하여 구현하였다. 설계된 ECC 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 10 MHz의 동작 주파수에서 2.7-Kbit RAM과 27,739 GE로 구현되었고, 최대 71 MHz의 동작 주파수를 갖는다. 스칼라 점 곱셈에 1,326,985 클록 사이클이 소요되며, 최대 동작 주파수에서 18.7 msec의 시간이 소요된다.

• 항공우주기술
• /
• 제4권1호
• /
• pp.77-85
• /
• 2005

최대 전력 추적 기법은 온도와 일사량의 조건 및 부하의 전기적 특성 변화에 관계없이 태양전지 배열기의 출력 전력을 최대화하기 위한 광발전 시스템에 사용된다. 본 논문에서는 저궤도 위성을 위한 최대 전력 추적 기법을 제안한다. 본 논문에서 제안한 최대 전력추적 기법은 전력의 계산이 불필요하여 간단한 아날로그 회로만을 이용한 하드웨어 구현이 가능하다. 본 연구에서는 태양전지의 특성을 변화 시킬 수 있는 여러 조건을 가정하여 시뮬레이션과 실험을 통해 제안한 최대 전력 기법의 타당성을 입증하였다.