• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2000년도 추계학술발표강연 및 논문개요집
• /
• pp.105-105
• /
• 2000

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2000년도 추계학술발표강연 및 논문개요집
• /
• pp.137-137
• /
• 2000

• 한국전기화학회:학술대회논문집
• /
• 한국전기화학회 2004년도 추계총회 및 학술발표회
• /
• pp.45-45
• /
• 2004

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1997년도 한국재료학회 춘계학술발표회
• /
• pp.52-52
• /
• 1997

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1998년도 추계학술발표강연 및 논문개요집
• /
• pp.150-150
• /
• 1998

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.54-57
• /
• 2003

[ $HfO_xN_y$ ] films using a hafnium tertiary-butoxide $(Hf[OC(CH_3)_3]_4)$ in plasma and $N_2$ ambient were prepared to improve the thermal stability of hafnium-based gate dielectrics. A 10% nitrogen incorporation into $HfO_2$ films showed a smooth surface morphology and a crystallization temperature as high as $200^{\circ}C$ compared with pure $HfO_2$ films. The $TaN/HfO_xN_y/Si$ capacitors showed a stable capacitance-voltage characteristics even at post-metal annealing temperature of $1000^{\circ}C$ in $N_2$ ambient and a constant value of 1.6 nm EOT (equivalent oxide thickness) irrespective of an increase of PDA and PMA temperature. Leakage current densities of $HfO_xN_y$ capacitors annealed at PDA temperature of 800 and $900^{\circ}C$, respectively were approximately one order of magnitude lower than that of $HfO_2$ capacitors.

• 마이크로전자및패키징학회지
• /
• 제12권1호
• /
• pp.21-26
• /
• 2005

The field effect transistors (FETs) were fabricated ell $Y_2O_3/Si(100)$ substrates by the conventional memory processes and sol-gel process using $(Bi,La)Ti_3O_{12}(BLT)$ ferroelectric gate materials. The remnant polarization ($2Pr = Pr^+-Pr^-$) int Pt/BLT/Pt/Si capacitors increased from $22 {\mu}C/cm^2$ to $30{\mu}C/ cm^2$ at 5V as the annealing temperature increased from $700^{\circ}C$ to $750^{\circ}C$. There was no drastic degradation in the polarization values after applying the retention read pulse for $10^{5.5}$ seconds. The capacitance-voltage data of $Pt/BLT/Y_2O_3/Si$ capacitors at 5V input voltage showed that the memory window voltage decreased from 1.4V to 0.6V as the annealing temperature increased from $700^{\circ}C$ to $750^{\circ}C$. The leakage current of the $Pt/BLT/Y_2O_3/Si$ capacitors annealed at $750^{\circ}C$ was about $510^{-8}A/cm^2$ at 5V. From the drain currents versus gate voltages ($V_G$) for $Pt/BLT/Y_2O_3/Si(100)$ FET devices, the memory window voltages increased from 0.3V to 0.8V with increasing tile $V_G$ from 3V to 5V.

• 마이크로전자및패키징학회지
• /
• 제27권4호
• /
• pp.97-105
• /
• 2020

최근 초고속 이더넷(ethernet)의 데이터 및 동작주파수 속도가 증가하고 있으며, 이에 따라 EMI(electromagnetic interference)가 증가하고 있다. 이러한 EMI의 발생은 주변 전자기기들에 영향을 미쳐 오동작 원인이 될 가능성이 높다. 본 연구에서는 고속 이더넷 스위치 EMI 발생의 주요 원인인 DC-DC SMPS (switching mode power supply)에서 발생하는 EMI 저감을 위해 EMI 필터를 적용하였다. EMI 필터소자는 소형화, 양산화에 장점을 가지며, 내전압(dielectric voltage) 특성이 우수한 MLCC (multi-layer ceramic capacitor)를 사용하였다. MLCC 필터는 X-커패시터 및 X, Y-커패시터로 구성되어 있다. X-커패시터는 10 nF 및 100 nF 용량의 2개의 MLCC와 1개의 마일러 콘덴서(mylar capacitor)로 구성하였다. Y-커패시터는 용량 27 nF의 6개의 MLCC를 사용하여 구성하였다. X-커패시터만을 EMI 필터로 적용한 경우, 전도성(conductive) EMI는 150 kHz ~ 30 MHz의 주파수 대역에서 EMI 전계강도가 허용 한계치를 초과함을 알 수 있었다. 또한 방사성(radiative) EMI도 특정 주파수에서 EMI 전계 강도가 높고, 허용 마진폭도 매우 적음을 알 수 있었다. 반면 X, Y-커패시터를 적용하였을 경우, 전 주파수 대역에서 전도성 EMI가 크게 감소하였으며, 방사선 EMI도 충분한 마진이 확보됨을 알 수 있었다. 또한 X, Y-커패시터의 전기적인 신뢰성을 평가하기 위하여 절연 저항(insulation resistance) 및 내전압 성능을 측정하였으며, 절연 저항 및 내저항 성능이 모두 전기적 신뢰성 기준을 만족함을 알 수 있었다. 결론적으로 MLCC 필터를 X, Y-커패시터로 사용하여 전도성 및 방사성 EMI 노이즈가 효과적으로 감소되었고, 우수한 전기적인 신뢰성도 확보됨을 알 수 있었다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제55권12호
• /
• pp.511-517
• /
• 2006

The key issues in high power, high energy applications such as electromagnetic launchers include safety, reliability, flexibility, efficiency, compactness, and cost. To explore some of the issues, a control scheme for a large current wave-forming was designed, built and experimentally verified using a 2.4MJ pulse power system (PPS). The PPS was made up of eight capacitors bank unit, each containing six capacitors connected in parallel. Therefore there were 48 capacitors in total, with ratings of 22kV and 50kJ each. Each unit is charged through a charging switch that is operated by air pressure. For discharging each unit has a triggered vacuum switch (TVS) with ratings of 200kA and 250kV. Hence, flexibility of a large current wave-forming can be obtained by controlling the charging voltage and the discharging times. The whole control system includes a personal computer(PC), RS232 and RS485 pseudo converter, electric/optical signal converters and eight 80C196KC micro-controller based capacitor-bank module(CBM) controllers. Hence, the PC based controller can set the capacitor charging voltages and the TVS trigger timings of each CBM controller for the current wave-forming. It also monitors and records the system status data. We illustrated that our control scheme was able to generate the large current pulse flexibly and safely by experiments. The our control scheme minimize the use of optical cables without reducing EMI noise immunity and reliability, this is resulting in cost reduction. Also, the reliability was increased by isolating ground doubly, it reduced drastically the interference of the large voltage pulse induced by the large current pulse. This paper contains the complete control scheme and details of each subsystem unit.

• 대한전자공학회논문지SD
• /
• 제39권3호
• /
• pp.49-60
• /
• 2002

본 논문에서는 DRAM 모듈의 전원 평면에 대한 효과적인 설계 방법을 제시하였고 그 방법은 다음과 같이 세 단계로 구성되어 있다. 1) PEEC 등가회로를 이용한 2D 전송선 구조로 전원평면의 모델링 및 해석. 2) 측정값 비교를 통한 해석 결과 검증. 3) 전원 평면의 물리적 파라미터를 이용한 설계 가이드 제시. 제시한 내용을 바탕으로 하여 DRAM 모듈에서 전원 및 접지평면 성능을 안정화를 이루기 위한 효과적인 De-coupling 커패시터의 용량과 개수를 결정하는 방법을 기술하였다 이 설계 방법론은 스트립 구조 및 do-coupling 커패시터를 갖는 DRAM 모듈에서 효과적으로 사용할 수 있다.