• 전자공학회논문지D
• /
• 제36D권11호
• /
• pp.56-62
• /
• 1999

Flash EEPROM에서 칩 전체나 또는 칩의 한 블록에 속에 있는 모든 셀들의 소거는 Fowler-Nordheim (FN) 터널링 방식을 사용하여 일괄적으로 수행되고 있다. 이러한 FN 터널링에 의한 소거는 self-limited 공정이 아니기 때문에 일부의 셀들이 심하게 과소거되는 문제가 자주 발생하고 있다. 본 논문에서는 이러한 과소거 문제를 해결하기 위한 부유게이트의 최적 도핑 농도에 관하여 연구하였다. 이러한 연구를 위하여 다양한 도핑 농도를 갖는 n-type MOSFET과 MOS 커패시터를 제작하였고, 이 소자들의 전기적인 특성들을 측정 및 분석하였다. 실험 결과, 부유게이트의 도핑 농도가 충분히 낮다면 ($1.3{\times}10^{18}/cm^3$ 이하) 과소거가 방지될 수 있음을 볼 수 있었다. 이는, 소거시 부유게이트에 저장되었던 전자들의 대부분이 빠져나가면 부유게이트에 공핍층이 형성되어 부유게이트와 소스 사이의 전압 차가 감소하고 따라서 소거가 자동적으로 멈추기 때문이라고 판단된다. 반면에 부유게이트의 도핑 농도가 너무 낮을 경우 ($1.3{\times}10^{17}/cm^3$ 이하)에는 문턱 전압과 gm의 균일도가 크게 나빠졌는데, 이는 부유게이트에서 segregation으로 인한 불순물의 불균일한 손실에 의한 것이로 판단된다. 결론적으로 Flash EEPROM에서 과소거 현상을 방지하고 균일한 문턱 전압과 gm을 갖기 위한 최적의 부유게이트의 도핑 농도는 $1.3{\times}10^{17}/cm^3$에서 $1.3{\times}10^{18}/cm^3$의 범위인 것으로 발견되었다.

• 전기화학회지
• /
• 제5권3호
• /
• pp.117-124
• /
• 2002

PAN(polyacrylonitrile)을 DMF(dimethylformamide) 용매에 용해하여 정전방사법에 의해 평균 직경 400 nm의 나노섬유 웹을 제조하였다. 제조된 나노섬유 웹은 산화 안정화, 활성화 공정을 거쳐 활성화 탄소 나노섬유를 제조하여, 전기화학적 특성과 비축전 용량을 측73하였다. 활성화 탄소 나노섬유의 비표면적은 $1230m^2/g-800m^2/g$으로 일반 활성탄소 섬유의 거동과는 다르게 활성화 온도가 증가할수록 감소하는 경향을 나타냈으며, 활성화 에너지 값은 29.2kJ/mol로 활성화 온도에 크게 영향을 받지 않고, 급격한 반응이 일어남을 알 수 있었다. 비축전 용량은 활성화 온도가 $700^{\circ}C,\;750^{\circ}C,\;800^{\circ}C$의 경우 27 F/g, 25 F/g, 22 F/g으로 활성화 온도가 증가할수록 비표면적에 비례하여 낮아지는 경향을 나타냈다.

• Composites Research
• /
• 제32권6호
• /
• pp.301-306
• /
• 2019

정전 소자는 기계적 에너지를 전기적 에너지로 바꿀 수 있는 소자로, 제작 공정이 간단하고 높은 전기적 출력을 발생시키는 장점이 부각되어 주목받고 있는 소자이다. 정전 소자가 소개된 이례 높은 출력으로 휴대형 전자기기를 충전할 수 있는 시스템이 소개되었으나, 최근 연구에서는 기체 항복과 전계 방출 현상으로 인한 출력의 한계가 보고되고 있다. 이와 같은 한계를 극복하기 위하여 본 연구에서는 금속-금속 표면 간 접촉을 활용하여 정전 소자에 이온 강화 전계 방출 현상과 전자 사태를 유도해 전자가 직접적으로 전극 사이를 흐를 수 있는 정전 소자 설계를 소개한다. 본 정전 소자의 출력은 평균 피크 개로 전압 340 V, 평균 피크 폐회로 전류 10 mA 정도로 측정되었고, 표면 전하 생성층의 표면 전하의 양에 따라 출력이 변화하였다. 본 연구에서 개발된 정전 소자는 실효 출력이 약 0.9 mW로, 기존 정전 소자에 비해 2.4배 높은 일률을 보였다. 본 정전 소자는 높은 출력을 통해 배터리, 커패시터 등을 사용하는 휴대형 전자기기 및 센서들을 독립적으로 충전시켜 유용하게 사용될 수 있을 것으로 사료된다.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.7-12
• /
• 2003

졸-겔(Sol-Gel)법으로 $SiO_2/Si$ 기판 위에 $Bi_{3.3}La_{0.7}O_{12}$(BLT) 강유전체 박막을 스핀코팅하여 Metal-Ferroelectric-Insulator-Silicon 구조의 캐패시터 소자를 제작하였다. 열처리하지 않은 BLT 박막시료를 $650^{\circ}C$와 $700^{\circ}C$의 온도에서 열처리함으로서 임의 배향을 가지는 퍼롭스카이트 결정구조를 나타내었다. 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 (117) 주피크의 full width at half maximum(FWHM)값이 약 $0.65^{\circ}$에서 $0.53^{\circ}$로 감소하여 결정성이 개선되었으며 결정립 크기와 $R_rms$ 값이 증가하면서 박막표면이 거칠어지는 경향을 보여주었다. $700^{\circ}C$에서 열처리한 BLT 박막시료에 대해 인가 전압에 따른 정전용량(C-V)값을 측정한 결과 5V의 인가전압에서 메모리 원도우 값이 약 0.7V를 보여주었으며, 3V의 인가전압에서 누설전류 값이 약 $3.1{\times}10^{-8}A/cm^2$을 나타내었다.

• 한국세라믹학회지
• /
• 제42권2호
• /
• pp.81-87
• /
• 2005

[ $BaTiO_3$ ]계 유전체 모재료에 대하여 $Al_{2}O_{3}$와 CaO 조성이 소량 포함된 lithium-borosilicate계 유리 프릿을 $5\~15wt\%$ 적용함으로써 LTCC용 내장 캐패시터로 적용 가능한 조성을 개발하였다. 이를 위하여 먼저, 화학적으로 안정하고 저온소성효과가 탁월한 유리 프릿 조성물을 설계하고 이를 유전체 모재료에 적용하여 저온소성특성 및 유전특성을 평가하였다. $BaTiO_3$ 세라믹스를 모재료로 하는 경우 유리 프릿을 5wt$\%$ 첨가하였을 때 $925^{\circ}C$에서 $95\%$ 정도의 상대밀도 값을 나타내었으며, 이 경우 유전율 990, 유전손실 $3.1\%$의 유전특성을 나타내었다. $(Ba,Ca)(Ti,Zr)O_3$ 세라믹스를 모재료로 하여 유리프릿을 10 wt$\%$ 첨가한 경우는 $875^{\circ}C$의 소결온도에서 상대밀도가 $95\%$ 이상이며 기공율 $0.5\%$ 이하인 소결특성을 나타내었고, 700 이상의 유전율 및 $2\%$ 내외의 유전손실 값을 가지는 것으로 측정되었다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.123-130
• /
• 2016

고주파 유도가열장치는 LC 공진회로에 고주파 전원을 인가하여 금속을 가열 할 수 있다. 공진회로는 워크 코일과 전도 냉각 커패시터로 구성되며, 커패시터의 특성에 따라 열처리 설비의 성능을 좌우한다. 그러나 전도 냉각 커패시터는 국내 원천기술의 연구개발 부족으로 해외 수입 의존도가 높다. LC 공진 시 커패시터 내부의 발열을 최소화하고, 무효 전력손실을 줄이며, 내 전압특성이 우수한 커패시터가 요구된다. 국산화를 위하여, 선진 제조사의 완성품 커패시터의 주파수 응답 특성 분석에 대한 선행 연구가 필요하다. 주어진 로그-로그 특성 곡선의 임의 점에서 값을 읽기 위한 보간법을 연구하여 매틀랩 코딩으로 커패시터의 분석 도구로 적용하였다. 커패시터를 간단 화 된 RC 직렬 등가 회로로 가정하고, 등가 직렬 저항 ESL 값을 구하여 주파수 응답 특성 곡선을 재현하는 시뮬레이션을 시도하였다. 실제 무효전력의 피크 치에 대한 특성과 시뮬레이션 특성을 비교할 때 재현율이 83% 이상 결과 값으로 나타나는 것을 확인할 수 있었고, 이 알고리즘은 간단화 된 모델의 커패시터 특성곡선을 분석하여 예측 할 때 적용이 가능하다.

• 한국전자파학회논문지
• /
• 제22권7호
• /
• pp.683-693
• /
• 2011

본 논문에서는 고출력 증폭기의 바이어스를 위한 대전류 마이크로파 광대역 바이어스-티의 설계를 보였다. DC 블록용 커패시터는 큰 어드미턴스를 가지도록 커패시터의 병렬합을 이용하고, DC 공급 및 RF 초크용 인덕터는 광대역의 큰 임피던스를 가지는 인덕터의 직렬합을 이용하여 설계하였다. DC 블록이나 RF 초크에 사용되는 인덕터나 커패시터는 자기 공진 주파수(SRF: Self Resonance Frequency)를 가지고 있어 사용 대역이 제약된다. 이를 해결하기 위해 RF 초크에서는 저항을 추가하여 공진 주파수에서 품질 계수를 조정함으로써 해결하였다. 그리고 DC 블록에서는 별도의 품질 계수 조정없이 병렬합만으로 가능하였다. 이 결과를 이용하여 1608 칩 형태의 집중 소자들을 표면 실장 기법(surface mount)으로 PCB 패턴에 조립하여 바이어스-티를 제작하였다. 제작된 바이어스-티는 10 MHz~10 GHz에서 측정된 반사 손실이 10 dB 이하를 가지며, 입력 임피던스는 광대역에서 50 ohm 근처의 값을 만족하는 것을 확인하였다.

• 한국음향학회지
• /
• 제20권5호
• /
• pp.69-75
• /
• 2001

본 연구에서는 일반적인 1, 2단자쌍 회로망의 임피던스 정합회로를 간단하고 빠르게 구할수 있는 새로운 방법을 제시하였다. 먼저 임피던스 정합 대상인 1단자쌍 또는 2단자쌍 회로망에 인덕터와 캐패시터의 조합으로 이루어진 임의의 L-회로망 형태의 정합회로가 포함된 전체 회로망 구조를 설정하고, 이 구조에 대한 전송행렬을 계산한 뒤에 회로망 양단의 부하저항 조건을 적용하여 전체 회로망의 입출력 임피던스를 구하였다. 이 식으로부터 정합용 소자의 정확한 값을 연립방정식을 이용하여 계산하였다. 본 연구의 타당성을 검증하기 위해 CDMA(code division multiple access)용 소자로 널리 사용되는 중간주파수 대 역 withdrawal 가중형 SAW필터 에 본 연구에서 제시한 방법을 적용하여 임피던스 정합 전후의 특성변화를 시뮬레이션과 실험을 통하여 확인하였다. 그 결과 85.38 MHz의 중심주파수에서 비대역폭이 1.2％ 삽입손실이 29 dB, VSWR (voltage standing wave ratio)이 80인 필터를 본 연구방법을 이용하여 정합한 경우에 각각의 성능이 1.8％, 9 dB, 3으로 향상됨을 시뮬레이션과 실험을 통해 확인하였다. 본 연구결과는 SAW (surface acoustic wave) 디바이스의 정합에 매우 용이하게 이용될 수 있을 뿐만 아니라 다른 형태의 1, 2단자쌍 회로망의 임피던스 정합에도 널리 사용될 수 있다.