• 한국정보기술응용학회:학술대회논문집
• /
• 한국정보기술응용학회 2007년도 추계 국제학술대회
• /
• pp.68-68
• /
• 2007

• 한국항행학회논문지
• /
• 제13권5호
• /
• pp.691-698
• /
• 2009

Chen 등은 위조 방지와 프라이버시 보호를 위한 RFID 인증 프로토콜을 제안하였다. 제안된 스킴은 저비용의 RFID 태그 보안을 위하여 XOR 연산과 시프트(shift) 연산을 이용하였다. 그러나, 실제적인 응용 환경을 고려하지 않았기 때문에 보안상의 문제점을 비롯하여 몇 가지 취약점을 보인다. 본 논문에서는 Chen 등의 프로토콜을 분석하고 취약점에 대한 의견을 제시한다. 또한, 기존의 스킴을 보완한 RFID 양방향 인증 프로토콜과 효율적인 공급망 관리를 위한 갱신 프로토콜을 제안한다. 제안된 프로토콜은 기존의 XOR 연산 기반의 RFID 인증 프로토콜과 안전성 및 효율성면에서 비교, 분석하였으며, 높은 안전성과 적은 통신 비용이 요구됨을 확인하였다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.24-30
• /
• 2003

본 논문에서는 m차 기약 AOP를 적용하여 시스템 복잡도를 개선한 GF(2/sup m/)상의 새로운 AB²＋C 연산기법과 그 하드웨어 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, CS, PP 및 MS를 모듈로 하여 구성되며 이들은 각각 AND와 XOR 게이트의 규칙적인 배열구조를 갖는다. 제안된 회로의 시스템 복잡도는 (m＋1)²개의 2-입력 AND게이트와 (m＋1)(m＋2)개의 2-입력 XOR게이트의 회로복잡도와 연산에 소요되는 최대 지연시간은 T/sub A/sup ＋/(1＋「log₂/sup m/」)T/sub x/ 이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기를 표로 비교하였고, 그 결과 상대적으로 우수함을 보였다. 또한, 단순하면서도 정규화된 소자 및 결선의 구조는 VLSI 구현에 적합하다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.658-660
• /
• 2003

경매 프로토콜의 우수성은 보안성, 효율성, 안정성의 측면에 있다. 기존에 제안된 경매 프로토콜은 보안을 강화함으로 인해 많은 계산량과 메시지 전승이 요구되어 높은 트래픽을 발생한다. 또한 경매의 규모가 커짐에 따라 Auctioneer의 부담이 가중된다. 본 논문에서는 다항함수의 특성과 개인 정보 분할을 통해 기존의 보안성을 유지하면서도 효율성을 높인 경매 프로토콜 PAP를 제안하고자 한다. 효율성을 높이기 위해 곱연산을 피하고 xor연산을 이용하여 계산량을 줄이고. 안전성을 높이기 위해 다항함수(Polynomial)의 기본 성질을 이용해서 Bidder들의 정보를 분할한다. 제안한 경매 프로토콜은 계산량을 줄이면서도 Bidder들의 정보는 보호된다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.503-506
• /
• 2010

유비쿼터스 사회를 만들기 위한 핵심 기술인 RFID는 시간과 공간을 초월하여 우리에게 정보를 제공해 줄 것으로 기대되고 있지만, RFID 시스템이 가지고 있는 특성으로 인하여 프라이버시를 침해할 수 있다는 심각한 문제를 안고 있다. 이를 해결하기 위한 방법으로 다양한 연구가 진행되어 왔지만 기존의 연구들은 보안상 문제점과 태그 및 백 엔드 데이터베이스의 과도한 처리능력을 요구하고 있다. 그러나 본 논문에서 제안하는 프로토콜은 해쉬함수와 XOR연산, 키 교환을 이용하여 스푸핑이나, 재전송 공격으로부터 안전 하면서도, 백 엔드 데이터베이스 안에서의 비교연산 횟수를 줄일 수 있는 경량화된 프로토콜을 제안한다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.491-494
• /
• 2010

유비쿼터스 사회를 만들기 위한 핵심 기술인 RFID는 시간과 공간을 초월하여 우리에게 정보를 제공해 줄 것으로 기대되고 있지만, RFID 시스템이 가지고 있는 특성으로 인하여 프라이버시를 침해할 수 있다는 심각한 문제를 안고 있다. 이를 해결하기 위한 방법으로 다양한 연구가 진행되어 왔지만 기존의 연구들은 보안상 문제점과 태그 및 백 엔드 데이터베이스의 과도한 처리능력을 요구하고 있다. 그러나 본 논문에서 제안하는 프로토콜은 해쉬함수와 XOR연산, 키 교환을 이용하여 스푸핑이나, 재전송 공격으로부터 안전 하면서도, 백 엔드 데이터베이스 안에서의 비교연산 횟수를 줄일 수 있는 경량화된 프로토콜을 제안한다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.84-95
• /
• 2006

유한체의 H/W 구현에는 정규기저를 사용하는 것이 효과적이며, 특히 타입 I의 최적 정규기저를 갖는 유한체의 H/W 구현이 효율적이다 Massey-Omura등이 직렬곱셈 연산기를 제안한 이후 Agnew 등이 이를 개선하였으며 최근에 Reyhani-Masoleh 와 Hasan은 공간 복잡도는 크게 개선하였으나 Path Delay가 조금 늘어난 연산기를 제안하였고 2004년에는 Kwon 등이 Agnew등의 것과 같은 Path Delay를 가지나 공간 복잡도는 Reyhani-Masoleh와 Hasan등의 것 보다 조금 더 큰 연산기를 제시하였다. 이 논문에서는 타입 (m, k) 인 가우스 주기를 갖는 유한체 중에서 $GF(mk+1)^{\ast}$=<2>를 만족하는 유한체 $GF(2^m)$은 타입 I 최적 정규기저를 갖는 유한체인 $GF(2^{mk})$의 부분체인 것을 이용하여 Reyhani-Masoleh 와 Hasan의 직렬 곱셈 연산기를 재구성하여 같은 면적 복잡도를 유지하면서 XOR Time Delay를 개선한 직렬곱셈 연신기를 구성하였다. 즉, k=4,6 인 경우는 Kwon등의 경우와 같은 Path Delay를 가지나 공간 복잡도 에서 효율적이고, k=10인 경우는 XOR Path Delay en 경우 보다 20\%$ 개선되었고, 공간 복잡도는 Reyhani-Masoleh 와 Hasan의 것과는 같고 Kwon등의 것 보다는 XOR gate 가 32개 줄어든 효율적인 연산기 이다.

• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.1-10
• /
• 2004

본 논문에서는 유한체 GF$(2^m)$상에서 두 다항식의 승산을 실현하는 병렬-입력 및 병렬-출력을 갖는 셀 배열 병렬 승산기를 제시한다 이 승산기는 승산연산부, 기약다항식연산부. MOD연산부로 구성한다. 승산연산부는 AND 게이트와 XOR 게이트로 설계한 기본 셀의 배열로 이루어지며, 기약다항식연산부는 XOR 게이트와 D 플림플롭회로를 사용하여 구성하며, MOD연산부는 AND 게이트와 XOR 게이트에 의한 기본 셀을 배열하여 구성하였다. 제시한 승산기는 PSpice 시뮬레이션을 통하여 동작특성을 보였으며, 클럭신호의 주기를 l${\mu}\textrm{s}$로 하였다. 제시한 셀 배열 병렬 승산기는 m=4인 경우에 AND 게이트의 수가 24개, XOR 게이트의 수가 32개 필요하며, D 플립플롭회로가 4개 필요하다. 또한, AOP 기약 다항식을 사용하면 AND 게이트와 XOR 게이트의 수가 24개 필요하며 D 플립플롭은 사용되지 않는다. 셀 배열 병렬 승산기의 승산연산부의 동작시간은 1 단위시간(클럭시간)이 소비되고, 기약다항식연산부에 의한 MOD연산부의 동작시간은 m 단위시간(클럭시간)이 소비되어 전체 동작시간은 m+1 단위시간(클럭시간)이 소비된다. 본 논문에서 제시한 셀 병렬 승산기는 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가지며, 특히 차수 m이 매우 큰 유한체강의 두 다항식의 승산에서 확장성을 갖는다.

• 정보보호학회논문지
• /
• 제26권6호
• /
• pp.1443-1454
• /
• 2016

하드웨어 기반의 Dual-rail Logic 스타일을 소프트웨어로 구현한 밸런스 인코딩 기법은 추가적인 저장 공간이 필요 없는 효과적인 부채널 분석 대응방법이다. 밸런스 인코딩 기법을 이용하여 암호 알고리즘을 구현하면 암호 알고리즘이 연산되는 동안 입력 값에 상관없이 비밀 정보를 포함하고 있는 중간 값은 항상 일정한 해밍 웨이트 및 해밍 디스턴스를 유지하게 되어 부채널 분석을 어렵게 만드는 효과가 있다. 그러나 기존 연구에서는 밸런스 인코딩 기법을 적용한 Constant XOR 연산만 제안되어 있어 PRINCE와 같이 XOR 연산만으로 구성이 가능한 암호 알고리즘에만 적용이 가능하다는 제한사항이 있다. 따라서 본 논문에서는 ARX 구조 기반의 다양한 대칭키 암호 알고리즘에도 적용이 가능하고, 효율적인 메모리 관리를 위해 Look-up table을 사용하지 않는 새로운 Constant AND, Constant Shift 연산 알고리즘을 최초로 제안하였으며, 상호 정보량 분석을 통해 안전성을 확인하였다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.878-882
• /
• 2019

XOR(exclusive-OR)-XNOR(exclusive NOR) 회로는 고 성능 산술 연산에 필요한 4-2 압축 회로(4-2 compressor)의 기본 구성 요소이다. 본 논문에서는 에너지 효율이 우수한 XOR-XNOR 회로를 제안한다. 제안한 회로는 임계 경로의 내부 기생 캐패시턴스를 감소시켜 전파 지연 시간을 감소시켰으며, 모든 입력 조합의 경우에 완벽한 출력 값을 가지며 8개의 트랜지스터로 설계되었다. 기존 회로와 비교하여 제안한 회로는 전파 지연 시간이 14.5% 감소하였으며, 전력 소모는 1.7% 증가하였다. 따라서 전력 소모와 지연 시간의 곱 (power-delay product: PDP)과 에너지와 지연 시간의 곱 (energy-delay product: EDP) 각각 13.1%, 26.0% 감소하였다. 제안한 회로는 0.18um CMOS 표준공정을 이용하여 설계하였으며 SPICE 시뮬레이션을 통해 타당성을 입증하였다.