• 한국인터넷방송통신학회논문지
• /
• 제23권1호
• /
• pp.71-76
• /
• 2023

최근 메모리 관리의 효율성을 높이기 위해 읽기 참조와 쓰기 참조의 기록을 별도로 활용하는 전략이 주목받고 있다. 이는 읽기/쓰기 시간이 비대칭적인 저장 매체의 출현과 읽기/쓰기 참조의 소프트웨어적 특성이 상이한 점을 반영하기 위해 필요한 전략이다. 한편, 기존의 연구들은 메모리 페이지에 읽기와 쓰기 중 어떤 참조가 발생했는지 운영체제가 구분할 수 있다는 가정을 하고 있으나, 대부분의 메모리 아키텍처는 이들을 구분할 수 있는 방안을 지원하지 않는다. 본 논문에서는 기존 연구와 달리 소프트웨어적인 방법으로 메모리 페이지에 발생하는 읽기 쓰기 참조의 특성을 반영하는 방법을 제안한다. 제안하는 방법은 참조 비트와 수정 비트를 이용해 각 페이지의 읽기 및 쓰기 기록을 추정하며, 시뮬레이션을 통해 하드웨어적인 지원이 있는 기존 연구와 거의 유사한 효과가 있음을 보인다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.180-181
• /
• 2002

수직기록매체에서 기록 밀도가 증가하기 위해서는 bit의 크기를 줄여야 하고, 이를 위해서는 writing head의 width와 thickness를 줄여야 한다. 그러나 head의 크기가 줄어들면 기록층의 자화를 반전시키기에 충분한 write field를 얻지 못한다. 이를 극복하기 위해 head의 tip부분을 trimming을 하여 작은 pole tip 크기를 가지면서도 큰 write field를 얻고, 여분의 magnetic field를 얻기 위해 soft underlayer를 도입하는 이중층 수직기록 매체가 제안되고 있다. (중략)

• 한국항행학회논문지
• /
• 제14권5호
• /
• pp.752-759
• /
• 2010

이 논문에서는 DDR-SSD 기반의 소프트웨어 RAID에서 작은 쓰기 (Small Write) 요청에 대한 RAID5의 RMW (Read Modify Write) 성능 향상을 위한 차-로깅 (Differential Logging) 기법을 제안한다. 엔터프라이즈 웅용에서 빈번하게 발생하는 작은 쓰기 요청은 RAID5에서 주요한 성능 저하의 요인이다. RAID5 에서는 패리티 블록의 일관성을 유지하기 위해 변경이 발생하면 패리티 블록에 대한 변경을 같이 수행해야 한다. 작은 쓰기가 발생하면 기존 데이터에 대한 변경 뿐 아니라, 패리티 블록을 다시 계산하기 위한 추가 입출력연산 및 패리티 계산이 병행되어야 하며 이를 RMW 연산이라 한다. 기존의 하드 디스크 기반의 소프트웨어 RAID 에서는 이러한 작은 쓰기로 인한 성능저하 문제를 해결하기 위해 다양한 방법을 제안하였다. 이 논문에서는 하드 디스크와 전혀 다른 특성을 보이는 DDR-SSD를 고려하여 RAID5의 작은 쓰기 성능을 향상 시키는 차-로깅 기법 기반의 RAIDS를 제안한다. 제안하는 기법은 시뮬레이션을 통해서 리녹스 기반의 MID와 비교하여 성능의 우수함을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.23-30
• /
• 2016

We report a STT-MRAM write-scheme, in which the length of the write-pulse is determined dynamically by sensing the status of MTJ cells. The proposed scheme can reduce the power consumption by eliminating unnecessary writing current after the switching has occurred. We also propose a reference cell design, which is optimized for the use in write-circuits. The performance of the proposed circuit was verified by SPICE level simulations of the circuit implemented in a $0.13{\mu}m$ CMOS process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(5)
• /
• pp.69-72
• /
• 2000

This paper describes an SRAM write driver circuit which dissipates small power. The write driver utilizes a dual sized transistor structure to reduce operating current in the write cycle. In the case of higher voltage comparing to Vcc, only one transistor is active, while in the case of low Vcc two transistors are active so as to deliver the current twice. Thus though with the high voltage operation, the power consumption is reduced with keeping the speed in a given specification. Simulation results have verified the functionality of the new circuit and write power is reduced by 7 % per bit.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.330-338
• /
• 2016

Phase change memory (PCM) has been studied as an emerging memory technology for last-level cache (LLC) due to its extremely low leakage. However, it consumes high levels of energy in updating cells and its write endurance is limited. To relieve the write pressure of LLC, we propose a delta value indicator (DVI) by employing a small cache which stores the difference between the value currently stored and the value newly loaded. Since the write energy consumption of the small cache is less than the LLC, the energy consumption is reduced by access to the small cache instead of the LLC. In addition, the lifetime of the LLC is further extended because the number of write accesses to the LLC is decreased. To this end, a delta value indicator and controlling circuits are inserted into the LLC. The simulation results show a 26.8% saving of dynamic energy consumption and a 31.7% lifetime extension compared to a state-of-the-art scheme for PCM.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.771-774
• /
• 2014

지난 몇 년간 스마트폰은 굉장히 빠른 속도로 발전하면서 생활 속에서 큰 비중을 차지하고 있다. 이러한 스마트폰에는 에너지 효율, 크기, 속도 면에서 모바일 기기에 적합한 Flash storage가 탑재되고 있다. 이 논문에서는 스마트폰에 탑재된 Flash storage를 기반으로 한 버퍼 교체 알고리즘들 가운데 Spatial Clock 알고리즘에 초점을 맞추고 있다. 그리고 이 알고리즘이 Video Streaming workload에서 성능 발휘를 하지 못한다는 점을 해결하기 위해 SWSC(Sequential Write Spatial Clock) 알고리즘을 제안하였다. 이 알고리즘은 dirty 페이지들이 연속적인 경우 sequential write를 수행한다. 따라서 write 수행시간을 줄일 수 있고 결과적으로 Video Streaming workload에서도 좋은 성능을 발휘할 수 있다.

• 대한임베디드공학회논문지
• /
• 제14권2호
• /
• pp.79-86
• /
• 2019

For decades, in-memory data structures have been designed for DRAM-based main memory that provides symmetric read/write performances and has no limited write endurance. However, such data structures provide sub-optimal performance for NVM as it has different characteristics to DRAM. With this motivation, we rethink a conventional red-black tree in terms of its efficacy under NVM settings. The original red-black tree constantly rebalances sub-trees so as to export fast access time over dataset, but it inevitably increases the write traffic, adversely affecting the performance for NVM with a long write latency and limited endurance. To resolve this problem, we present a variant of the red-black tree called a hierarchical balanced binary search tree. The proposed structure maintains multiple keys in a single node so as to amortize the rebalancing cost. The performance study reveals that the proposed hierarchical binary search tree effectively reduces the write traffic by effectively reaping the high capacity of NVM.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 춘계학술발표대회
• /
• pp.21-23
• /
• 2013

Static Random Access Memory (SRAM) using CMOS technology has many advantages. It does not need to refresh every certain time, as a result, the speed of SRAM is faster than Dynamic Random Access Memory (DRAM). This is the reason why SRAM is widely used in almost processors and system on chips (SoC) which require high processing speed. Two basic operations of SRAM are read and write. We consider two basic factors, including the accuracy of read and write operations and the speed of these operations. In our paper, we propose the read and write assist circuits for SRAM. By adding a power control circuit in SRAM, the write operation performed successfully with low error ratio. Moreover, the value in memory cells can be read correctly using the proposed pre-charge method.

• 한국전기전자재료학회논문지
• /
• 제36권1호
• /
• pp.56-61
• /
• 2023

The characteristics of write discharge were investigated when the conventional driving method with the unipolar sustain voltages, and the single sustain driving method applying the bipolar sustain voltage were applied in an AC plasma display. In the case of having a single sustain waveform, the strength of the write discharge is weakened compared to the conventional driving method during the address period, because the wall charge inside the panel is more dissipated by the lower scanning voltage. In the driving method with a single sustain waveform, the bias voltage of the other electrodes was changed to improve the write discharge characteristics. As a result, the intensity of the discharge was enhanced by 32% and the delay time was shortened by 60 ㎲.