• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.100-108
• /
• 2014

Low noise amplifier (LNA) is an integral component of RF receiver and frequently required to operate at wide frequency bands for various wireless system applications. For wideband operation, important performance metrics such as voltage gain, return loss, noise figure and linearity have been carefully investigated and characterized for the proposed LNA. An inductive shunt feedback configuration is successfully employed in the input stage of the proposed LNA which incorporates cascaded networks with a peaking inductor in the buffer stage. Design equations for obtaining low and high impedance-matching frequencies are easily derived, leading to a relatively simple method for circuit implementation. Careful theoretical analysis explains that input impedance can be described in the form of second-order frequency response, where poles and zeros are characterized and utilized for realizing the wideband response. Linearity is significantly improved because the inductor located between the gate and the drain decreases the third-order harmonics at the output. Fabricated in $0.18{\mu}m$ CMOS process, the chip area of this wideband LNA is $0.202mm^2$, including pads. Measurement results illustrate that the input return loss shows less than -7 dB, voltage gain greater than 8 dB, and a little high noise figure around 6-8 dB over 1.5 - 13 GHz. In addition, good linearity (IIP3) of 2.5 dBm is achieved at 8 GHz and 14 mA of current is consumed from a 1.8 V supply.

• 한국항행학회논문지
• /
• 제27권5호
• /
• pp.629-634
• /
• 2023

본 논문에서는 여러 종류의 부채꼴 구조를 조합한 슬롯을 이용한 소형 광대역 테이퍼드 슬롯 안테나 설계에 대하여 연구하였다. 테이퍼드 슬롯 안테나를 소형화하고 낮은 주파수에서 동작하도록 하기 위하여 접지면에 부채꼴 구조를 조합한 슬롯을 추가하였다. 각 부채꼴 구조가 추가될 때 입력 반사 계수와 이득 변화를 슬롯이 없을 때와 비교하여 최종 제안된 안테나의 소형화 설계 과정을 체계적으로 설명하였다. 제안된 부채꼴 구조를 조합한 슬롯을 이용한 소형 광대역 테이퍼드 슬롯 안테나를 RF-35 기판 상에 제작하여 특성을 시뮬레이션 결과와 비교하였다. 실험 결과, 전압 정재파비(VSWR; voltage standing wave ratio)가 2 이하인 대역은 2.59-11.39 GHz이고, 대역내에서 이득이 3.3- 7.0 dBi로 측정되었다. 제안된 소형광대역 테이퍼드 슬롯 안테나는 접지면에 슬롯이 없을 때와 비교하여 크기를 36.9% 소형화할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.232-238
• /
• 2008

In this paper, a wideband power efficient 2.2 GHz - 4.9 GHz Medium Power Amplifier (MPA), has been designed and fabricated using $0.8{\mu}m$ SiGe BiCMOS process technology. Passive elements such as parallel-branch spiral inductor, metal-insulator-metal (MIM) capacitor and three types of resistors are all integrated in this process. This MPA is a two stage amplifier with all matching components and bias circuits integrated on-chip. A P1dB of 17.7 dBm has been measured with a power gain of 8.7 dB at 3.4 GHz with a total current consumption of 30 mA from a 3 V supply voltage at $25^{\circ}C$. The measured 3 dB bandwidth is 2.7 GHz and the maximum Power Added Efficiency (PAE) is 41 %, which are very good results for a fully integrated Medium PA. The fabricated circuit occupies a die area of $1.7mm{\times}0.8mm$.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.75-82
• /
• 2010

본 논문은 다중대역 송수신기 CMOS RFIC 단일 칩을 위한 광대역 델타시그마 분수분주형 주파수합성기에 관한 것이다. 광대역 VCO의 LC Tank에 6-bit Switched Capacitor Array Bank를 작용하여 2340~3940 MHz의 출력주파수 범위를 가지도록 하였으며, 위상동기 전 Capacitor Bank Code를 선택하기위한 VCO Frequency Calibration 회로는 전체 주파수대역에서 $2{\mu}s$이하로 보정을 마치는 뛰어난 성능을 보여준다. 광대역 VCO로부터 T-DMB/DAB/FM Radio의 LO 신호를 생성하기 위해 선택 가능한 다중분주비 ${\div}2$, ${\div}16$, ${\div}32$를 가지는 LO 신호 발생기는 L-Band (1173 ~ 1973 MHz), VHF-III (147 ~ 246 MHz), VFH-II (74~123 MHz)에서 I/Q신호를 생성한다. Integrated Phase Noise는 전체 대역에서 0.8 degree RMS 이하로 측정되어 매우 낮은 위상잡음을 보여주었다. 또한, VCO Frequency Calibration 시간을 포함하는 주파수합성기의 전체 동기시간은 $50{\mu}s$ 이하로 측정되었다. 이 광대역 델타시그마 분수분주형 주파수합성기는 $0.13{\mu}m$ CMOS공정으로 제작되었으며, 1.2 V 전원전압에서 15.8 mA의 전류를 소모한다.

• 한국통신학회논문지
• /
• 제17권3호
• /
• pp.247-259
• /
• 1992

본 연구에서는 이동 통신의 AMPS 방식에서 통화를 하기 위해 셀 사이트와 이동체간에 오고 가는 데이터를 분석한 후, 광대역 데이터를 처리하기 위한 시스템을 설계하고 제작하였다. AMPS 방식에서 이동체가 셀 사이트와 통화를 하기 이전에 채널의 상태를 판단하는데 필요한 BUSY / IDLE 비트를 추\ulcorner라흔 회로, 동기 감지 회로, 인터럽트 방식의 데이터 송,수신 회로 및 적은 버퍼 용량을 차지하면서 실시간 처리를 할 수 있는 majority vote, BCH 인코딩 및 디코딩을 하는데 있어서 기존 방법에 따른 계산상의 복잡성을 해결하는 실시간 처리 소프트 웨어를 제안하였다.

• 한국통신학회논문지
• /
• 제31권9C호
• /
• pp.905-913
• /
• 2006

펄스 방식(Impulse radio)의 초광대역(Ultra-Wideband) 시스템의 타이밍 동기과정에서 획득/추적 과정이 이상적으로 수행되더라도 잔여 타이밍 오차는 존재하게 된다. 이러한 잔여 타이밍 오차는 시스템의 성능에 큰 영향을 미치게 된다. 본 논문에서는 상관 검출 수신기에서 미세 타이밍 오차를 보상하기 위해 보조신호(Reference signal)를 이용한 디지털 위상고정 루프(Digital Phase-Locked Loop)를 제시한다. 우선, 미세 타이밍 오차에 의한 비트에러률(Bit Error Rate:BER)의 성능 열화를 고찰한 후, 타이밍 추적기를 사용함으로써 타이밍 오차가 보상되는 과정과 보상 후 BER 성능을 제시한다. 그리고 타이밍 검출기는 보조신호와 수신신호간의 상관을 이용하는 방식이 제안되었으며 샘플링 주기는 프레임 단위로 이루어지도록 설계되었다. 또한, 본 논문은 성능비교를 위해 여러 종류의 가우시안 모노사이클 펄스에 대해 성능 평가를 수행한다.

• 한국항행학회논문지
• /
• 제24권6호
• /
• pp.581-586
• /
• 2020

본 논문에서는 수평 슬릿이 추가된 지상파 디지털 TV(DTV) 및 UHD TV용 광대역 루프 안테나의 설계 절차와 방법을 제안하였다. 제안된 루프 안테나는 정사각형 루프와 두 개의 원형 섹터로 구성되는 기존의 광대역 루프 안테나에 소형화하기 위해 두 개의 원형 섹터에 수평 슬릿을 추가하였다. 급전을 위해 아래쪽 원형 섹터의 중앙에 동일면 도파관(CPW; coplanar waveguide) 전송선로가 삽입되었다. CPW 급전선로는 DTV 및 UHD TV 응용을 위해 75 옴 포트 임피던스를 사용하여 설계되었으며, 임피던스 정합을 개선하기 위해 중심신호선의 끝이 점점 가늘어지게 설계되었다. 최종 설계된 안테나는 두께가 0.8 mm인 FR4 기판에 제작하였다. 특성 실험 결과, 전압 정재파비(VSWR; voltage standing wave) < 2인 대역이 444.3-820.1 MHz로 DTV 대역(470-698 MHz)과 UHD TV 대역(698-771 MHz)에서 동작하는 것을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권3호
• /
• pp.270-277
• /
• 2012

This paper presents a new DAC design strategy to achieve a wideband dynamic linearity by increasing the bandwidth of the output impedance. In order to reduce the dominant parasitic capacitance of the conventional matrix structure, all the cells associated with a unit current source and its control are stacked in a single column very closely (stacked unit cell structure). To further reduce the parasitic capacitance, the size of the unit current source is considerably reduced at the sacrifice of matching yield. The degraded matching of the current sources is compensated for by a self-calibration. A prototype 6-bit 3.3-GS/s current-steering full binary DAC was fabricated in a 1P9M 90 nm CMOS process. The DAC shows an SFDR of 36.4 dB at 3.3 GS/s Nyquist input signal. The active area of the DAC occupies only $0.0546mm^2$ (0.21 mm ${\times}$ 0.26 mm).

• 한국통신학회논문지
• /
• 제22권10호
• /
• pp.2329-2338
• /
• 1997

A conventional digital receiver sampled a baseband signal and processed it digitally for demodulation. But now we can sample at sufficiently high speed a wideband signal to take enough discrete data values due to the advent of economic high-speed ADC. With this technical background, a wideband frequency-division-multiplexed signal can be undersampled and channelized in digital domain by DFT analysis filter using the theory of polyphase. In this paper, we propose a new digital receiver which can digitally process the multichannel received signal by sampling at IF band, develop a mathematical theory and algorithm, and analyze the performance by using C-language simulaation. The proposed receiver can demodulate analog and digital FM signals.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.539-540
• /
• 2008

This paper presents an ultra-wideband (UWB) CMOS low noise amplifier (LNA) topology that operates in 3.1-10.6GHz band. The common gate structure provides wideband input matching and flattens the passband gain. The proposed UWB amplifier is implemented in 0.18 um CMOS technology for lower band operation mode. Simulation shows a minimum NF of 2.35 dB, a power gain of $18.3{\sim}20\;dB$, better than -10 dB of input and output matching, while consuming 16.4 mW.