• 제목/요약/키워드: Voltage-controlled Oscillator

검색결과 371건 처리시간 0.025초

Low Phase Noise Series-coupled VCO using Current-reuse and Armstrong Topologies

  • Ryu, Hyuk;Ha, Keum-Won;Sung, Eun-Taek;Baek, Donghyun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권1호
    • /
    • pp.42-47
    • /
    • 2017
  • This paper proposes a new series-coupled voltage-controlled oscillator (VCO). The proposed VCO consists of four current-reuse Armstrong VCOs (CRA-VCOs) coupled by four transformers. The series-coupling, current-reuse, and Armstrong topologies improve the phase noise performance by increasing the negative-Gm of the VCO core with half the current consumption of a conventional differential VCO. The proposed VCO consumes 6.54 mW at 9.78 GHz from a 1-V supply voltage. The measured phase noise is -115.1 dBc/Hz at an offset frequency of 1 MHz, and the FoM is -186.5 dBc/Hz. The frequency tuning range is from 9.38-10.52 GHz. The core area is $0.49mm^2$ in a $0.13-{\mu}m$ CMOS process.

마이크로스트립 패치 안테나를 이용한 2.4 ~ 2.5GHz 에서 동작하는 전압 조정 발진기의 설계 및 제작 (Design and fabrication of the 2.4 to 2.5 GHz voltage controlled oscillator using microstrip patch antenna)

  • 황재호;명노훈
    • 전자공학회논문지A
    • /
    • 제33A권2호
    • /
    • pp.78-86
    • /
    • 1996
  • Solid-state devices can be directly integrated with a planar antenna to form active antenna elements. In this paper, the voltage controlled oscillator (VCO) is designed and fabricated at 2.4 to 2.5 GHz using a microstrip patch antenna. A varactor diode is used as avariable reactance. The predicted frequency tuning range of the VCO is 2.448 to 2.498 GHz in the design procedure and the fabricated VCO has 2.446 to 2.498 GHz frequency tuning range when the varactor tuning voltage is varied from 0 to 11V. Transmitted power output of the patch antenna which serves both as a rsonator and a radiating element for VCO is about 18 mW over this tuning range.

  • PDF

Quadrature VCO as a Subharmonic Mixer

  • Oh, Nam-Jin
    • International journal of advanced smart convergence
    • /
    • 제10권3호
    • /
    • pp.81-88
    • /
    • 2021
  • This paper proposes two types of subharmonic RF receiver front-end (called LMV) where, in a single stage, quadrature voltage-controlled oscillator (QVCO) is stacked on top of a low noise amplifier. Since the QVCO itself plays the role of the single-balanced subharmonic mixer with the dc current reuse technique by stacking, the proposed topology can remove the RF mixer component in the RF front-end and thus reduce the chip size and the power consumption. Another advantage of the proposed topologies is that many challenges of the direct conversion receiver can be easily evaded with the subharmonic mixing in the QVCO itself. The intermediate frequency signal can be directly extracted at the center taps of the two inductors of the QVCO. Using a 65 nm complementary metal oxide semiconductor (CMOS) technology, the proposed subharmonic RF front-ends are designed. Oscillating at around 2.4 GHz band, the proposed subharmonic LMVs are compared in terms of phase noise, voltage conversion gain and double sideband noise figure. The subharmonic LMVs consume about 330 ㎼ dc power from a 1-V supply.

The Impact of Gate Leakage Current on PLL in 65 nm Technology: Analysis and Optimization

  • Li, Jing;Ning, Ning;Du, Ling;Yu, Qi;Liu, Yang
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권1호
    • /
    • pp.99-106
    • /
    • 2012
  • For CMOS technology of 65 nm and beyond, the gate leakage current can not be negligible anymore. In this paper, the impact of the gate leakage current in ring voltage-controlled oscillator (VCO) on phase-locked loop (PLL) is analyzed and modeled. A voltage -to-voltage (V-to-V) circuit is proposed to reduce the voltage ripple on $V_{ctrl}$ induced by the gate leakage current. The side effects induced by the V-to-V circuit are described and optimized either. The PLL design is based on a standard 65 nm CMOS technology with a 1.8 V power supply. Simulation results show that 97 % ripple voltage is smoothed at 216 MHz output frequency. The RMS and peak-to-peak jitter are 3 ps and 14.8 ps, respectively.

20 GHz 고정국용 위상고정 VCDRO (Phase Locked VCDRO for the 20 GHz Point-to-point Radio Link)

  • 주한기;장동필
    • 한국전자파학회논문지
    • /
    • 제10권6호
    • /
    • pp.816-824
    • /
    • 1999
  • 본 논문에서는 아날로그 위상비교기률 이용한 위상고정루프를 소개하였으며. 이 방법을 이용하여 20 GHz 대 고정국용 위상고정 국부발진기를 설계 제작하였다. 이 국부발진기는 하이브리드 형태의 18 GHz VCDRO (Voltage Controlled Dielectric Resonator Oscillator)와 완충증폭기 및 아날로그 위상검출기로 이루어져 있다. 일반적인 크리스탈 발전기의 N배 이외의 주파수를 위상고정하기 위하여 VHF PLL로 구성되어 있다. 국부발 진기의 발진전력은 18 GHz에서 약 21 dBm. 고조파억압은 - 34 dBc로 안정된 위상고정 상태를 나타내었다. 이때의 SSB위상잡음은 -75 dBc/Hz@10 kHz로 측정되었다.

  • PDF

향상된 나선형 인덕터를 이용한 블루투스 부성저항발진기 설계 (Design of The Bluetooth Negative Resistor Oscillator using the Improved Spiral Inductor)

  • 손주호;최석우;김동용
    • 한국멀티미디어학회논문지
    • /
    • 제6권2호
    • /
    • pp.325-331
    • /
    • 2003
  • 본 논문에서는 0.25$\mu\textrm{m}$ 1-poly 5-metal CMOS n-well 공정 을 이 용하여 나선형 인덕터와 블루투스 수신기에 응용할 수 있는 전압제어 발진기를 제안하였다. 제안된 인덕터는다층 메탈을 이용하여 인덕터의 저항 성분을 감소시켜 블루투스 주파수 대역에서 Q값을 향상시켰다 또한 Q값이 향상된 나선형 인덕터를 이용하여 부성저항 전압제어 발진기를 설계하였다. 설계된 부성저항 발진기의 시뮬레이션 결과는 외부의 커패시턴스가 2pF에서 14pF:까지 변화할 때 발진 주파수대역은 2.33GHz에서 2.58GHz이고, 발진 출력은 0dBm 이상이었다.

  • PDF

무선가입자회선망용 전압제어발진기 설계 (A Design of the Voltage-Controlled Oscillator for Wireless Subscriber Network)

  • 허창우;최준수
    • 한국정보통신학회논문지
    • /
    • 제11권12호
    • /
    • pp.2205-2209
    • /
    • 2007
  • 본 논문에서는 무선가입자회선망 시스템의 핵심 부품의 하나인 2.3GHz대역의 WLL(무선가입자 회선망)에 사용하는 전압제어발진기를 설계하였다. 발진기의 형태는 콜핏츠 방식을 채 택하였으며, 발진소자로는 LC공진기를 사용하여 유전율이 4.6인 FR-4 기판위에 실장을 하여 제작하였다. 설계된 전압 제어 발진기는 3.2V, 10mA에서 동작하고 출력은 0.67dBm, 위상잡음 특성은 100kHz 옵셋 주파수에서 -102dBc/Hz이고 동조대역폭은 1V-3V의 전압변화에 $2200{\sim}2240MHz$까지 40MHz의 동조 대역폭을 얻을 수 있었다. 제작된 전압제어발진기는 설계 목표치와 비슷한 결과를 얻을 수 있었으며, 무선가입자 회선망에 적용할 수 있다.

BiCMOS를 사용한 전압 제어 발진기의 설계 (Design of Voltage Controlled Oscillator Using the BiCMOS)

  • 이용희;유기한;이천희
    • 대한전자공학회논문지
    • /
    • 제27권11호
    • /
    • pp.83-91
    • /
    • 1990
  • 전압제어 발진기(VCO:coltage controlled oscillator)는 FM 신호 변조, 주파수 안정기와 디지탈 클럭 재생과 같은 부분의 적용에 필수적인 기본회로이다. 본 논문에서는 BiCMOS 회로를 이용한 차동 증폭기를 사용하여 OTA(operational transconductance amplifier)회로와 OP amp를 설계하고 이를 토대로 하여 VCO 회로를 설계하였다. 그리고 이 VCO는 OTA와 전압 제어 적분기, 그리고 슈미트 트리거 회로로 구성이 되어 있다. 종래에는 CMOS를 사용하여 VCO를 설계하였지만 여기서는 구동능력이 좋은 BiCMOS를 사용하여 VCO를 설계하였다. 이 회로를 SPICE로 시뮬레이션 한 결과 출력 주파수는 105KHz에서 141KHz이며 변화 감도는 15KHz였다.

  • PDF

단일 전송선로의 주파수 동조회로를 이용한 push-push 전압제어 발진기의 설계 및 제작 (A Design of Push-push Voltage Controlled Oscillator using Frequency Tuning Circuit with Single Transmission Line)

  • 류근관;김성찬
    • 전기전자학회논문지
    • /
    • 제16권2호
    • /
    • pp.121-126
    • /
    • 2012
  • 본 논문에서는 전압제어 발진기에서 변형된 구조의 주파수 동조회로를 갖는 push-push 전압제어 유전체 공진 발진기를 설계 및 제작하였다. Push-push 전압제어 유전체 공진 발진기는 중심주파수 16GHz에서 설계되었으며, LTCC (Low Temperature Co-fired Ceramic) 기술 공정의 장점을 이용하여 주파수 동조 회로를 A6 기판의 중간 layer에 삽입하여 설계하였으며 이로 인해 회로의 전체 크기를 줄일 수 있었다. 제작된 push-push 전압제어 유전체 공진 발진기의 측정결과 기본 주파수의 억압특성은 30dBc 이상 특성을 나타내었으며 0~12V의 제어전압 범위에서 0.43MHz의 주파수 튜닝 대역폭을 얻었다. 또한 커리어로부터 100KHz 떨어진 지점에서 -103dBc/Hz의 위상잡음 특성을 나타내었다.

저전압용 전압제어발진기의 설계 (Design of the Voltage Controlled Oscillator for Low Voltage)

  • 이종인;정동수;정학기;윤영남;이상영
    • 한국정보통신학회논문지
    • /
    • 제16권11호
    • /
    • pp.2480-2486
    • /
    • 2012
  • 본 논문에서는 WCDMA(Wide Code Division Multiple Access) 시스템 사양을 만족시키는 주파수 합성기 블록 중 위상잡음 및 전력소모의 최적 설계가 필요한 저전압 LC-VCO (voltage controlled oscillator)의 설계를 제안 하였다. 최적 설계를 위해 LC-tank의 손실성분을 보상하는 MOS트랜지스터의 전달컨덕턴스와 인덕턴스 평면에 여유이득 라인과 튜닝 범위 라인을 그어 설계 가능한 영역 내에서 위상잡음이 최소가 되는 파라미터 값을 구하였다. 모의실험 결과 위상잡음 특성은 1MHz옵셋에서 -113dBc/Hz였다. 최적 설계된 LC-VCO는 0.25um CMOS 공정을 이용하여 제작되었다. 칩 측정결과 LC-VCO의 위상잡음 특성은 1MHz 옵셋에서 -116dBc/Hz였다. 전력소모는 15mW였으며, Kvco는 370MHz/V였다.