• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.101-111
• /
• 2008

본 논문은 40Gb/s급 광통신 시스템에서 사용되는 고속 리드-솔로몬(RS) 복호기의 하드웨어 면적을 줄인 새로운 구조를 소개하고 RS 복호기 기반의 고속 FEC구조를 제안한다. 특히 높은 데이터처리율과 적은 하드웨어 복잡도를 가지고 있는 차수 연산 블록이 제거된 pDCME 알고리즘 구조를 소개한다. 제안된 16채널 RS FEC구조는 8개의 신드롬 계산 블록이 1개의 KES 블록을 공유하는 8 채널 RS FEC구조 2개로 구성되어 있다. 따라서 4개의 신드롬 계산 블록에 1개의 KES블록을 공유하는 기존의 16채널 3-병렬 FEC 구조와 비교하여 하드웨어 복잡도를 약 30%정도 줄일 수 있다. 제안된 FEC 구조는 1.8V의 공급전압과 $0.18-{\mu}m$ CMOS 기술을 사용하여 구현하였고 총 250K개의 게이트수와 5.1Gbit/s의 데이터 처리율을 가지고 400MHz의 클럭 주파수에서 동작함을 보여준다. 제안된 면적 효율적인 FEC 구조는 초고속 광통신뿐만 아니라 무선통신을 위한 차세대 FEC 구조 등에 바로 적용될 수 있을 것이다.

• Journal of Astronomy and Space Sciences
• /
• 제22권1호
• /
• pp.47-58
• /
• 2005

This paper addresses development of the ultra-light analog sun sensors for small satellite applications. The sun sensor is suitable for attitude determination for small satellite because of its small, light, low-cost, and low power consumption characteristics. The sun sensor is designed, manufactured and characteristic-tested with the target requirements of ${\pm}60^{\circ}$ FOV (Field of View) and pointing accuracy of ${\pm}2^{\circ}$. Since the sun sensor has nonlinear characteristics between output measurement voltage and incident angle of sunlight, a higher order calibration equation is required for error correction. The error was calculated by using a polynomial calibration equation that was computed by the least square method obtained from the measured voltages vs. angles characteristics. Finally, the accuracies of 1-axis and 2-axes sun sensors, which consist of 2 detectors, are compared.

• 대한안전경영과학회지
• /
• 제18권1호
• /
• pp.141-145
• /
• 2016

This study was to improve to utilization of non dosimetry measurements for X-ray radiography. Experiments was passed off varying the X-ray tube voltage and the thickness of the aluminum filter by actual dose. Calculated results was set to the first beam quality factors, calculated first correction coefficient by the Microsoft Excel program was set as the second beam quality factors. To make the non dosimetry measurements simply, the Excel program apply to the new beam quality factors, the error was compared to the previous studies, and the results verify the calculated value of smaller errors.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.143-146
• /
• 2011

본 논문은 1.2Vpp differential 입력 범위를 가지는 50-MS/s 10-hit pipelined ADC를 소개한다. 설계된 pipelined ADC는 8단의 1.5bit/stage, 1단의 2bit/stage와 digital correction 블록, bias circuit 및 reference driver, 그리고 clock generator로 구성된다. 1.5bit/stage는 sub-ADC, DAC, gain stage로 구성된다. 특히, 설계된 pipelined ADC에서는 hardware와 power consumption을 줄이기 위해 SHA를 제거하였으며, 전체 ADC의 dynamic performance를 향상시키기 위해 linearity가 개선된 bootstrapped switch를 사용하였다. Sub-ADC를 위한 reference 전압은 외부에서 인가하지 않고 on-chip reference driver에서 발생시킨다. 제안된 pipelined ADC는 1.8V supply, $0.18{\mu}m$ 1-poly 5-metal CMOS 공정에서 설계되었으며, power decoupling capacitor를 포함하여 $0.95mm^2$의 칩 면적을 가진다. 또한, 60mW의 전력소모를 가진다. 또한, Nyquist sampling rate에서 9.3-bit의 ENOB를 나타내었다.

• 전자공학회논문지
• /
• 제54권4호
• /
• pp.99-107
• /
• 2017

본 논문은 기존의 리튬 배터리(lithium battery) 등가모델의 정확도 개선을 위한 배터리 모델 계수 보정기법을 제안한다. 전기자동차 등 다양한 산업분야에 사용되는 리튬 배터리의 배터리 셀간 잔존용량(SOC, state of charge) 동일하게 유지하여 배터리 수명의 단축을 최소화하기 위해 BMS(battery management system)가 연구 개발 되었지만, 배터리 셀 전압 기반의 셀 밸런싱(cell balancing) 동작으로 내부저항 및 커패시터에 따른 SOC 변화를 따라가지 못한다. 배터리 내부저항 및 커패시터에 따른 배터리 SOC 추정을 위해 다양한 배터리 등가모델이 연구되었지만, 모든 배터리에 동일하게 적용하는 것은 한계가 있으며 특히 과도상태의 배터리 상태 추정이 어렵다. 기존의 배터리 전기적 등가모델 연구는 1종의 배터리를 대상으로 5~10% 오차율로 충 방전 동적특성을 모사하며 서로 다른 전기적 특성을 갖는 실제 배터리에 적용이 부적합하다. 따라서 본 논문에서는 모델 및 용량이 다른 실제 배터리 운용환경에 적합하며 오차율 5%이하의 동적특성 모사가 가능한 배터리 모델 계수 보정 알고리즘을 제안한다. 제안하는 배터리 모델 계수 보정법 검증을 위해 3.7 V 정격전압, 280 mAh, 1600 mAh 용량의 리튬 배터리를 사용하였으며, 리튬 배터리의 전기적 등가 모델로 2단 RC Tank 모델을 사용하였다. 또한 0.25C, 0.5C, 0.75C, 1C 4가지 C-rate를 사용하여 배터리 충 방전 실험 및 모델검증을 진행하였으며 제안하는 배터리 모델 계수 보정 알고리즘을 통해 구현한 두 종류의 배터리 모델의 배터리 충 방전 특성 및 과도상태 특성의 오차율은 최대 2.13%이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.193-202
• /
• 2010

This paper presents a high-speed low-complexity pipelined Reed-Solomon (RS) (255,239) decoder using pipelined reformulated inversionless Berlekamp-Massey (pRiBM) algorithm and its folded version (PF-RiBM). Also, this paper offers efficient pipelining and folding technique of the RS decoders. This architecture uses pipelined Galois-Field (GF) multipliers in the syndrome computation block, key equation solver (KES) block, Forney block, Chien search block and error correction block to enhance the clock frequency. A high-speed pipelined RS decoder based on the pRiBM algorithm and its folded version have been designed and implemented with 90-nm CMOS technology in a supply voltage of 1.1 V. The proposed RS(255,239) decoder operates at a clock frequency of 700 MHz using the pRiBM architecture and also operates at a clock frequency of 750 MHz using the PF-RiBM, respectively. The proposed architectures feature high clock frequency and low-complexity.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.701-704
• /
• 2011

컴퓨터 시스템의 신뢰도에 가장 큰 영향을 미치는 것이 메모리 시스템의 신뢰도이며 메모리 시스템에서 발생하는 가장 빈번한 오류는 소자의 물리적 손상 없이 저장 정보가 변경되는 소프트 에러이다. 메모리에서 발생하는 소프트 에러의 영향은 오류 검출 및 정정 회로와 스크러빙 작업을 통하여 극복할 수 있다. 메모리 소자의 집적도가 높아짐에 따라 인접한 메모리 셀에 걸쳐서 발생하는 다중 비트 소프트 에러의 발생 빈도가 증가했으며 이를 해결하기 위한 메모리 구조와 스크러빙 기법이 제안되었다. 본 논문은 다중 비트 소프트 에러 대응 메모리 소자에 대한 이전 연구 결과에 적용할 수 있는 스크러빙 수행 방안을 제안하고, 그에 따른 신뢰도 성능 해석 결과를 보여준다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제25권1호
• /
• pp.16-20
• /
• 2023

The International Electrotechnical Commission (IEC) 61788-26:2020 provides guidelines for measuring the critical current of Rare-earth barium copper oxide (REBCO) tapes using two methods: linear ramp and step-hold methods. The critical current measurement criterion, 1 or 0.1 μV/cm of electric field from IEC 61788-26 has been normally applied to REBCO coils or magnets. No-insulation (NI) winding technique has many advantages in aspects of electrical and thermal stability and mechanical integrity. However, the leak current from the NI REBCO coil can cause distortion in critical current measurement due to the characteristic resistance which causes the radial current flow paths. In this paper, we simulated the NI REBCO coil by applying both linear ramp and step-hold methods based on a simplified equivalent circuit model. Using the circuit analysis, we analyzed and evaluated both methods. By using the equivalent circuit model, we can evaluate the critical current of the NI REBCO coil, resulting in an estimation error within 0.1%. We also evaluate the accuracy of critical current measurement using both the linear ramp and step-hold methods. The accuracy of the linear ramp method is influenced by the inductive voltage, whereas the accuracy of the step-hold method depends on the duration of the hold-time. An adequate hold time, typically 5 to 10 times the time constant (τ), makes the step-hold method more accurate than the linear ramp method.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.60-67
• /
• 2010

본 논문에서는 입력 전류를 정현파가 되도록 제어하기 위하여 boost 인덕터 전류의 평균값이 정현파 모양을 따라가도록 하는 평균전류 제어 방식의 PFC IC를 설계하였다. 설계된 IC는 EMI 규격에 적합하도록 75kHz의 고정주파수를 가지고 고속 제어를 위해 넓은 대역폭을 갖도록 오차 증폭기 및 전류 증폭기에 RC 보상 루프를 구성하였다. 또한 시스템 내부의 오실레이터를 이용해 구형파와 삼각파를 발생시켜 역률제어에 적합한 신호를 생성하고, UVLO, OVP, OCP, TSD의 회로를 추가하여 시스템이 안정적으로 동작이 되도록 하였다. 설계된 IC는 $1{\mu}m$ High Voltage(20V) CMOS 공정을 이용하였고, 역률보정기능과 각종 보호 회로를 검증하기 위해 Cadence의 Spectre simulator를 이용하였다.

• 전기전자학회논문지
• /
• 제27권1호
• /
• pp.45-52
• /
• 2023

다양한 열전쌍(TC)의 냉점보정(CJC)과 단선 감지 회로설계와 이를 이용한 다채널 TC 인터페이스 회로를 설계하였다. 냉점보정(CJC)과 단선 감지 기능 회로는 열전쌍, CJC 반도체 소자, 계측 증폭기(IA), 단선 감지용 저항 2개와 하나의 다이오드로 구성된다. 이 기본회로를 바탕으로 다채널 인터페이스 회로도 구현하였다. CJC는 보상 전용 반도체와 IA를 사용하여 구현하였고, 단선감지는 2개의 저항과 하니의 다이오드를 사용하여 IA 입력전압이 -0.42V가 되도록 하여 검출하였다. R-형 TC를 사용하여 실험한 결과 설계한 회로는 0℃~1400℃의 온도범위에서 냉점보정 후 오차가 0.14mV에서 3㎶로 감소되었다. 또한, TC가 정상에서 단선인 경우 IA의 출력전압이 88mV에서 -0.42V로 포화된 것을 확인하였다. 0℃~1400℃의 온도 범위에서 설계한 회로의 출력전압은 0V~10V이였다. R-형 TC를 사용하여 4-채널 인터페이스를 실험한 결과에서도 각 채널에 CJC와 단선 감지 결과와 거의 동일하였다. 구현한 다채널 인터페이스는 CJC 반도체 소자의 단자의 변경과 IA의 이득을 조절하면 E, J, K, T, R, S-형 TC에도 동일하게 적용할 수 있는 특징을 갖는다.