• 한국전기전자재료학회논문지
• /
• 제37권2호
• /
• pp.175-181
• /
• 2024

In electrical power substations, bulky iron-core potential transformers (PTs) are installed in a tank of gas-insulated switchgear (GIS) to measure system voltages. This paper proposed a low-power voltage transformer (LPVT) that can replace the conventional iron-core PTs in response to the demand for the digitalization of substations. The prototype LPVT consists of a capacitive voltage divider (CVD) which is embedded in a spacer and an impedance matching circuit using passive components. The CVD was fabricated with a flexible PCB to acquire enough insulation performance and withstand vibration and shock during operation. The performance of the LPVT was evaluated at 80%, 100%, and 120% of the rated voltage (38.1 kV) according to IEC 61869-11. An accuracy correction algorithm based on LabVIEW was applied to correct the voltage ratio and phase error. The corrected voltage ratio and phase error were +0.134% and +0.079 min., respectively, which satisfies the accuracy CL 0.2. In addition, the voltage ratio of LPVT was analyzed in ranges of -40~+40℃, and a temperature correction coefficient was applied to maintain the accuracy CL 0.2. By applying the LPVT proposed in this paper to the same rating GIS, it can be reduced the length per GIS bay by 11%, and the amount of SF6 by 5~7%.

• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.530-534
• /
• 2002

본 논문에서는 발진기의 안정도를 높이기 위해 2차 고조파를 병렬 궤환하는 새로운 구조로 자체 위상고정의 효과를 나타낼 수 있도록 제안하였다. 이 구조는 Hair-Pin 공진 발진기를 사용한 대역통과 여파기, 방향성 결합기, 기본주파수 발진기, 체배기, 그리고 출력전력의 궤환 및 격리를 위한 Wilkinson 전력분배기로 구성되었다. 제안된 발진기는 19.5GHz에서 2.5dBm의 출력을 나타내었으며 기본 주파수 억압 -25 dBc, 위상잡음은 중심주파수 19.5 GHz의 10 kHz offset 지점에서 -76.52 dBc/Hz의 안정된 특성을 얻었다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.302-312
• /
• 2012

본 논문에서는 UHF RFID 태그 칩용 512bit EEPROM의 저면적 설계 기술과 고신뢰성 기술을 제안하였다. 저면적회로는 디코딩 로직(decoding logic)을 단순화한 WL 구동 회로, BGR 회로 대신 저항 분배기(resistor divider)를 이용한 VREF 발생회로이다. Magnachip $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 512bit EEPROM IP의 레이아웃 크기는 $59.465{\mu}m{\times}366.76{\mu}m$으로 기존 회로를 사용한 EEPROM 대비 16.7% 줄였다. 그리고 쓰기 모드(write mode)를 빠져나올 때 DC-DC 변환기(converter)에서 출력되는 부스팅된 출력전압을 VDDP(=3.15V)로 방전시키는 대신, 공통접지(common ground)인 VSS로 방전시키는 방식을 제안하여 VDDP 전압을 일정하게 유지함으로써 5V 소자가 파괴되는 문제를 해결하였다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.858-864
• /
• 2019

본 논문에서는 센서 유틸리티 네트워크에서 센서 노드들 사이의 주파수 차이로 인한 데이터 손실을 제거하기 위한 클록 시스템이 제안된다. 각 센서 노드를 위한 제안된 클록 시스템은 버스트 클록-데이터 복원 회로, 32-위상 클록을 출력하는 디지털 위상 고정 루프, 그리고 프로그래밍 가능한 개방형 루프 분수 분할기를 사용하는 디지털 주파수 합성기로 구성된다. 첫번째 센서 노드에는 버스트 클록-데이터 복원 회로 대신 능동 인덕터를 사용하는 CMOS 발진기가 사용된다. 제안된 클록 시스템은 1.2 V 공급 전압을 이용하는 65nm CMOS 공정에서 설계된다. 센서 노드들 사이의 주파수 오류가 1%일 때, 제안하는 버스트 클록-데이터 복원 회로는 기준 클록으로 5Mbps 데이터 속도에 대해 64배 체배된 주파수를 가짐으로 4.95 ns의 시간지터를 가진다. 설계된 디지털 주파수 합성기의 주파수 변경은 100 kHz에서 320 MHz의 주파수 범위에서 출력 클록의 한 주기 내에 수행된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 C
• /
• pp.1969-1971
• /
• 2004

For evaluation of partial discharge performances of electrical power appratus such as Insulator, circuit breaker and transformer and so on, Partial discharge measuring system(ERA) consisted of PD detector including amplifier, coupling capacitor, PD calibrator and voltage divider are used PD measuring system is very important factor which affect the test result and show reliability of test result in test laboratory, In this paper, we describe tracebility and uncertainty of PD measuring system in test laboratory based on IEC 60270.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 C
• /
• pp.1793-1795
• /
• 2004

지금까지 변전소나 개폐소에서 전류, 전압을 계측하는 수단으로서 주로 철심과 권선으로 구성되어진 변류기(CT), 계기용 변압기(PT, PD)가 사용되어 왔다 최근, 2차측의 계측기나 보호 Relay의 Digital화가 진전되어, 또한 이것을 Digital Network으로 종합한 Intelligent 변전소의 구축이 검토되어짐에 따라 Digital Network에 대응한 신형 CT, VD가 요구되어 지고 있다. 상기와 같은 요구로 인해 당사에서는 CT는 검출부에 Rogowski Coil을 적용하며 그 후단에 적분기를 설치하였으면, VD는 검출부에 중간 전극을 이용해서 분압하는 방식인 Capacitive Voltage Divider를 사용하고 증폭기를 삽입하여, 각각 요구되는 전압 신호를 얻었다. 이러한 신형 CT/VD의 적용으로 종래의 CT/PT가 차지하는 공간이 필요 없게 되어 컴팩트한 GIS의 구조가 능하게 되어 있다.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.248-252
• /
• 2009

In this paper, analysis of a noise factor and an effective power strategy for the OLED dc-dc converter are described. One of the main reasons that one may not design the OLED power for dc-dc converter is that OLED's panel noise is composed of FFN(Frame Frequency Noise) and LFN(Line Frequency Noise). Into the bargain, FFN is caused by both the dc-dc (circuit) and driving circuit. It is hard to get rid of FFN, baeause FFN has very little results value for our ears. LFN is adjusted by analog compensation value. Actually, that is more important problem than FFN. It is known that voltage divider for OLED's mode variation is not good for compact power design. In the end, a circuit design for understanding OLED's noise and a novel muti-channel dc-dc converter were presented.

• ETRI Journal
• /
• 제37권1호
• /
• pp.26-31
• /
• 2015

Axial-ratio (AR) bandwidth enhancement is achieved for a circularly polarized (CP) cylindrical dielectric resonator antenna (DRA) using a wideband hybrid coupler (WHC) combined with dual probe feed. The presented WHC, comprised of a Wilkinson power divider and a wideband $90^{\circ}$ shifter, delivers good characteristics in terms of 3 dB power splitting and consistent $90^{\circ}$ (${\pm}5^{\circ}$) phase shifting over a wide bandwidth. In turn, the proposed CP DRA, for the employment of the WHC, in place of conventional designs, provides a significant enhancement on AR bandwidth and impedance matching. The antenna prototype with the WHC exhibits a 3 dB AR bandwidth of 48.66%, an impedance bandwidth of 52.5% for voltage standing wave ratio (VSWR) ${\leq}2$, and a bandwidth of 44.66% for a gain of no less than 3 dBi. Experiments demonstrate that the proposed WHC is suitable for broadband CP DRA design.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권3호
• /
• pp.158-162
• /
• 2015

A low phase noise CMOS voltage controlled oscillator(VCO) for multi-band/multi-standard RF Transceivers is presented. For both wide tunability and low phase noise characteristics, Hybrid inductor which uses both bondwire inductor and planar spiral inductor in the same area, is proposed. This approach reduces inductance variation and presents high quality factor without custom-designed single-turn inductor occupying large area, which improves phase noise and tuning range characteristics without additional area loss. An LC VCO is designed in a 0.13um CMOS technology to demonstrate the hybrid inductor concept. The measured phase noise is -121dBc/Hz at 400KHz offset and -142dBc/Hz at 3MHz offset from a 900MHz carrier frequency after divider. The tuning range of about 28%(3.15 to 4.18GHz) is measured. The VCO consumes 7.5mA from 1.3V supply and meets the requirements for GSM/EDGE and WCDMA standard.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.523-526
• /
• 2001

In this paper, we design and fabricate the high-efficiency and low-power switched-capacitor DC-DC converter. This converter consists of internal oscillator, output driver and output switches. The internal oscillator has 100kHz oscillation frequency and the output switches composed of one pMOS transistor and three nMOS transistors. According to the configuration of two external capacitors, the converter has three functions that are the Inverter, Doubler and Divider. The proposed converter is fabricated through the 0.8$\mu\textrm{m}$ 2-poly, 2-metal CMOS process. The simulation and experimental result for fabricated IC show that the proposed converter has the voltage conversion efficiency of 98% and power efficiency more than 95%.