• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.509-512
• /
• 2005

The aim of this work is to design a real-time reusable image enhancement architecture for video signals, based on a spatial processing of the video sequence. The VHDL hardware description language has been used in order to make possible a top-down design methodology. By adding proposed algorithms to the LPR(License Plate Recognition) system, the system is implemented with reliability and safety on a rainy day. Spartan-2E XC2s300E is used as implementation platforms for real-time system.

• Journal of information and communication convergence engineering
• /
• 제5권4호
• /
• pp.351-357
• /
• 2007

SRM (Switched Reluctance Motor) has not been put into practical use since it has been developed in mid 19th centuries, but the switching element using semi-conductor was developed in 1950's which made possible to produce small size staffing motors. The research activities have been lively conducted regarding SRM since 1960's, nowadays, more research activities are being carried out focusing on developing small home appliances such as vacuum cleaners and washing machines. This thesis explains the study of controller design applied to SRM concept. This controller executes controller algorithms via $\mu$ - processor to increase stability and precise measurement, and VHDL (Very high speed integrated circuit Hardware Description Language) is designed to generate SRM driving signal.

• 한국정보처리학회논문지
• /
• 제6권6호
• /
• pp.1646-1655
• /
• 1999

본 논문에서는 최적의 control dominated ASIC 설계를 위한 VHDL 중간 표현 그래프 CDDG(Control Dominated Data Graph)와 최소 제한조건 스케쥴링 알고리즘을 제안한다. CDDG는 VHDL 동작 기술의 조건 분기 및 반복구조 등을 효과적으로 나타낼 수 있는 제어 흐름 그래프로서 하드웨어 설계의 특성을 지원하기 위한 데이터 종속 관계, 하드웨어 자원 제한 및 시간 제한 조건이 표현된다. 제안된 스케쥴링 알고리즘은 CDDG의 부그래프로 표현된 제한조건에 대해, 부그래프들의 최소화하는 과정과 회로 동작의 허용 시간을 검사하는 최대 시간 제한의 검색 및 각 연산 노드들의 동작시간을 결정하는 과정으로 수행된다. 벤치마크 데이터를 사용하여 실험한 결과, 제안된 알고리즘이 기존의 알고리즘에 비해 우수함을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 B
• /
• pp.336-338
• /
• 2000

Recently many studies have been performed for variable speed control of induction motor. Direct Torque Control(DTC) is emerging technique for variable speed control of PWM inverter driven induction motor. DTC allows the direct control of stator flux and instantaneous torque through simple algorithm. In this paper ASIC design technique using VHDL is applied to DTC based speed control of induction motor. ASIC for DTC based speed control is designed through the description of coordinate transformation, speed controller stator flux and torque estimator, stator flux and torque controller, stator flux position detector. FSM(Finite State Machine) and inverter voltage switching vector. Finally the above system has been implemented on the FPGA (XC4052XL-PG411). Simulation and experiment has been performed to verify the performance of the designed ASTC.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.131.1-131
• /
• 2001

At the present time, multimedia chip, internet application, and network equipment is designed by using ARM core. Because it has a good debugging, software compiler and needed low power. We must process a data coding to send a multimedia data by real time. So need to connect software and hardware algorithm. In this research, We design interface for ARM9/AMBA based board using VHDL for these function implementation. The board is used the ARM company´s ARM940T for software function implementation and Xilinx company´s Virtex E2000 for hardware function algorithm. The various hardware algorithm (ME,ME,DCT) block for performance can be implemented on this system.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.360-362
• /
• 2010

본 논문에서는 SoC 키트에 해당하는 iRoV-Lab 3000의 장착된 로봇 모듈인 FPA 모듈, Stepper Motor 모듈, 적외선 송수신 센서 모듈, 카메라 모듈, RF 모듈 LED, TEXT LCD, 7-segment를 제어하기 위한 FPGA를 사용하며, FPGA설계를 위해 Schematic Design 또는 HDL에 대해 연구한다. FPGA의 내부구조를 이해하고 개발환경을 구축할 수 있다. 로봇의 구성요소와 각각의 구성요소(Sensor 모듈, display 모듈, Stepper Motor 모듈, RF 모듈)의 동작 원리를 개발한다.

• 한국통신학회논문지
• /
• 제24권7B호
• /
• pp.1393-1399
• /
• 1999

채널의 영향으로 수신 데이터에서 발생한 에러를 정정할 수 있는 부호율 ${\gamma}$=1/3이고 구속장 K=9인 콘벌루션 코덱 칩을 간략한 회로에 주안점을 두고 VLSI 설계한다. 복호기에서는 3비트 연성판정을 이용한 비터비 알고리즘이 사용된다. 정보 데이터의 정정과 저장을 위해서는 45단의 레지스터 교환 방식을 채택하였다. 회로의 설계시 VHDL 언어를 이용하였고, 회로의 시뮬레이션과 합성을 위해 Synopsys사의 Design Analysis와 VHDL 시뮬레이터를 사용하였다. 이 칩은 ENCODER, ALIGN, BMC, ACS, SEL_MIN 및 REG_EXCH 블럭으로 구성된다. 회로의 동작은 여러 가지 에러 상황을 가정하여 논리 시뮬레이션을 통해 검증하였고, 합성 후 타이밍 시뮬레이션 결과 325.5Kbps의 정보 데이터까지 부호 및 복호가 가능하였으며, 외부 메모리부를 제외하면 총 6,894 게이트가 소요되었다.

• 전자공학회논문지A
• /
• 제30A권12호
• /
• pp.125-134
• /
• 1993

This paper describes the design and implementation of a CAD object management system for the design library in VHDL design environment. For the efficient manipulation of design objects, the library is managed independently of the underlaid CAD system. Management and revision of design objects can be performed by a batch script of server commands or through the user interaction in the X/MOTIF graphic environment. Through the library server, design management tasks can be efficiently performed, such as configuration of design objects, version control, and management of attributes and methods for versions. Experimental results show that the proposed system is a viable tool for the management of design data in VHDL design environment.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.558-567
• /
• 2003

고성능 모터제어에 이용되는 대부분의 디지털 시그널 프로세서(DSP)에는 외부 인터럽트 입력 채널이 4개 정도 제공되고 있다. 그러나, 모터제어에서 이용될 수 있는 외부 인터럽트의 수는 이보다 훨씬 많은 수이다. 8259와 같은 상용화된 프로그램 가능한 인터럽트 제어기는 8채널의 입력을 기본으로 하고 있으며 보다 많은 인터럽트 입력을 이용하고자 할 경우 이를 종속 연결하여 채널을 확장시켜야 한다. 그리고 모터제어용 마이크로프로세서와의 인터페이스에 있어서 불편한 점이 있으므로 본 논문에서는 상용화된 인터럽트 제어기가 아닌 모터제어용 마이크로프로세서와의 인터페이스에 더욱 적합한 인터럽트 제어기의 구현과 기타의 주변장치들이 구현된 프로그램 가능한 디바이스의 소자 이용률을 높히기 위하여 모터제어에 필요한 수만큼 인터럽트 입력채널을 14채널로 확장한 인터럽트 제어기를 VHDL을 이용하여 설계하였다. 이를 위하여 간단한 인터럽트 제어기의 모델을 제안하였으며, 시뮬레이션을 통해 설계된 제어기의 유용성을 확인하였다.

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3247-3261
• /
• 2000

하드웨어와 소프트웨어의 통합 설계 방법을 사용하면 다양한 신호처리 시스템을 설계 시간 및 비용에 있어서 효율적으로 구축 할 수 있다. 기존에 연구된 C로 구현된 다양한 신호 처리 시스템을 통합 설계 환경에서 효과적으로 활용하기 위하여 C로 구현된 알고리즘을 하드웨어 설계 언어(VHDL)로 변환할 필요성이 있다. C를 VHDL로 변환하는 경우 특히 동적 할당, 포인터, 재귀 호출 구문의 변환이 용이하지 않다. 본 논문에서는, 현재까지 소프트웨어로 구현되어 왔던 재귀 호출문을 동적 구조를 활용하여 VHDL 구문으로 변환하는 방법론을 제시하고자 한다. 이를 통해 통합 설계의 하드웨어 소프트웨어 분할시 유연성을 부여할 수 있고, 통합 설계의 궁극적인 목표인 시스템의 전체적인 성능 향상과 설계 시간 단축으로 우수한 목적 시스템을 구축할 수 있을 것으로 기대된다.